改個名字反超台積電?Intel 2024年搞定2nm

2021年7月27日,IntelCEO帕特·基辛格在「Intel加速創新:製程工藝和封裝技術線上發布會」上發表演講。

在這次線上發布會中,Intel首次公布了未來數年的製程工藝和封裝技術路線圖,並對Intel的工藝節點進行了重新命名,同時發布了全新的電晶體架構RibbonFET 和背面電能傳輸網絡PowerVia,以及全新的Foveros Omni和Foveros Direct封裝技術。

此外,在晶圓代工業務方面,Intel也獲得了突破。在今天的線上會議上,Intel宣布已經與高通達成了20A工藝節點上的合作,同時在先進封裝上也與亞馬遜AWS達成了合作。

改個名字反超台積電?Intel 2024年搞定2nm

一、Intel啟用全新工藝節點命名,2024年量產20A製程

眾所周知,在半導體製程工藝節點的命名上,通常是按照電晶體柵極長度來命名,數字越小越好。

但是在多年前,不少廠商為了取得市場營銷上的優勢,就已經脫離了嚴格按照電晶體柵極長度來命名製程工藝節點的方式,所以目前即使在同樣的節點的命名下,各家在實際性能上也有著非常大的差異。

目前,單純從節點命名上來看,台積電和三星今年將量產第二代的5nm工藝,相對於Intel來說,處於領先的地位,但是從具體的性能來看,台積電的5nm性能是領先於三星的,而Intel公布的數據則顯示,其即將推出的7nm工藝性能則與台積電5nm相當。

此前Intel在推出10nm工藝之時,曾極力推動以電晶體密度來衡量製程工藝性能,但收效不佳。

或許是為了規避目前混亂的製程工藝節點命名方式給Intel帶來的不利的競爭影響,此次Intel公布未來製程工藝路線圖時,也對其工藝節點的命名方式進行了重構。

Intel引入了基於關鍵技術參數——包括性能、功耗和面積等的新命名體系。從上一個節點到下一個節點命名的數字遞減,反映了對這些關鍵參數改進的整體評估。

改個名字反超台積電?Intel 2024年搞定2nm

改個名字反超台積電?Intel 2024年搞定2nm

以下是Intel製程技術路線圖、實現每個節點的創新技術以及新節點命名的詳細信息:

● Intel 7

Intel 10納米SuperFin的命名保持不變,但是新一代的「10納米Enhanced SuperFin」的製程節點將重新名為「Intel 7」。

據介紹,通過FinFET電晶體優化,「Intel 7」的每瓦性能將比Intel10納米SuperFin提升約10%~15%,優化方麵包括更高應變性能、更低電阻的材料、新型高密度蝕刻技術、流線型結構,以及更高的金屬堆棧實現布線優化。

改個名字反超台積電?Intel 2024年搞定2nm

Intel於2021年推出的面向客戶端的Alder Lake將會率先採用「Intel 7」工藝,後續預計將於2022年第一季度投產的面向數據中心的Sapphire Rapids也將會採用「Intel 7」工藝。

● Intel 4

此前被稱之為Intel 7納米工藝的節點將被重新命名為「Intel 4」。

據Intel介紹,與Intel 7相比,Intel 4的每瓦性能提高了約20% ,同時它也將是首個完全採用EUV光刻技術的IntelFinFET節點。此前台積電的7nm EUV工藝也只是極少部分環節採用了EUV工藝。

改個名字反超台積電?Intel 2024年搞定2nm

改個名字反超台積電?Intel 2024年搞定2nm

具體的量產時間上,Intel表示,Intel 4將於2022年下半年投產,2023年出貨,產品包括面向客戶端的Meteor Lake和面向數據中心的Granite Rapids。

● Intel 3

Intel 3 將繼續獲益於FinFET,相比前代的Intel 4,Intel 3將在每瓦性能上實現約18%的提升。這是一個比通常的標准全節點改進水平更高的電晶體性能提升。

改個名字反超台積電?Intel 2024年搞定2nm

Intel稱,Intel 3實現了更高密度、更高性能的庫;提高了內在驅動電流;通過減少通孔電阻,優化了互連金屬堆棧;與Intel 4相比,Intel 3在更多工序中增加了更多的EUV的使用。

Intel 3將於2023年下半年開始生產相關產品。

雖然Intel並未公布Intel 3所對應的Intel自身此前製程節點,或者其他友商的製程節點,但是從Intel的介紹來看,Intel 3應該相當於Intel原來的5nm,而在具體每瓦功耗性能上可能相當於台積電的3nm工藝。這也是為何英特將其以Intel 3 命名的原因。

● Intel 20A

隨著製程工藝越來越接近於原子水平的「1納米」節點,工藝製程的優化和提升將會變的越來越困難,因此,Intel將再度改變命名方式,將在Intel 3之後的下一個節點將被命名為Intel 20A(20埃米),以更好地反映更為細節上的創新。

而為了實現Intel 20A製程,Intel將會引入全新的兩項突破性技術PowerVia和RibbonFET。

改個名字反超台積電?Intel 2024年搞定2nm

所謂RibbonFET實際上就是Intel研發的Gate All Around(GAA)電晶體。Intel表示,RibbonFET可提供更快的電晶體開關速度,同時以更小的占用空間實現與多鰭結構相同的驅動電流。不過,Intel並未介紹其GAA電晶體架構與台積電、三星的GAA的區別。

改個名字反超台積電?Intel 2024年搞定2nm

改個名字反超台積電?Intel 2024年搞定2nm
△以上為Intel提供的演示動畫,並不代表最終實際產品形態

根據之前的資料顯示,台積電將會採用典型的GAA形式——GAAFET是(Gate-all-around FETs),即採用的是納米線溝道設計,溝道整個外輪廓都被柵極完全包裹,代表柵極對溝道的控制性更好。相比之下,傳統的FinFET 溝道僅3 面被柵極包圍。GAAFET 架構的電晶體提供比FinFET 更好的靜電特性,可滿足某些柵極寬度的需求。這主要表現在同等尺寸結構下,GAA 的溝道控制能力強化,尺寸可以進一步微縮。

而三星三星認為採用納米線溝道設計不僅復雜,且付出的成本可能也大於收益。因此,三星設計了一種全新的GAA形式——MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),採用多層堆疊的納米片來替代GAAFET中的納米線。這種納米片設計已被研究機構IMEC當作FinFET 架構後續產品進行大量研究,並由IBM 與三星和格羅方德合作發展。

而從Intel公布的演示動畫來看,Intel可能採用了類似三星GAA的納米片架構設計。

至於PowerVia,則是Intel獨有、業界首個背面電能傳輸網絡。傳統的互連技術是在電晶體層的頂部進行互聯,由此產生的電源線和信號線的互混,導致了布線效率低下的問題,會影響性能和功耗。對此Intel創新性的把電源線置於電晶體層的下面(即晶圓的背面),通過消除晶圓正面的電源布線需求,可以騰出更多的資源用於優化信號布線並減少時延,通過減少下垂和降低干擾,也有助於實現更好的電能傳輸,這使得Intel可以根據產品需求對性能功耗或面積進行優化。

改個名字反超台積電?Intel 2024年搞定2nm

改個名字反超台積電?Intel 2024年搞定2nm

根據Intel的預計,其Intel 20A製程將在2024年推出。此外,Intel還透露將會在2025年推出18A製程。

改個名字反超台積電?Intel 2024年搞定2nm

Intel高級副總裁兼技術開發總經理Ann Kelleher博士表示:「Intel有著悠久的製程工藝基礎性創新的歷史,這些創新均驅動了行業的飛躍。我們引領了從90納米應變矽向45納米高K金屬柵極的過渡,並在22納米時率先引入FinFET。憑借RibbonFET和PowerVia兩大開創性技術,Intel 20A將成為製程技術的另一個分水嶺。」

改個名字反超台積電?Intel 2024年搞定2nm
△Intel高級副總裁兼技術開發總經理Ann Kelleher博士

二、率先採用High-NA EUV工藝

極紫外(EUV)光刻技是採用高度復雜的透鏡和反射鏡光學系統,將13.5納米波長的光對焦,從而在矽片上刻印極微小的圖樣。而目前ASML是全球唯一的EUV光刻機供應商。目前要實現7nm以下的先進位程,都必須要使用EUV光刻機。

從7nm工藝開始,部分工藝已經採用了NA(Numerical Aperture)=0.33的EUV光刻設備,並通過降低波長來實現5nm工藝,但對於2nm以後的超精細工藝,需要實現更高的解析度光刻設備。

Intel要想實現20A製程,則需要依賴於ASML的下一代高數值孔徑(High-NA)的EUV光刻機。

ASML去年已經完成了High-NA EUV光刻設備NXE:5000系列的基本設計,計劃於2022年左右商業化。

Intel表示,其有望率先獲得業界第一台High-NA EUV光刻機,同時也將是業界首家將High-NA EUV光刻機應用到量產環節的廠商。這也是Intel在製程工藝上能夠重回領先地位的關鍵。

三、2024年超越台積電

從公布的相關製程節點的量產時間來看,Intel將自今年開始量產Intel 7 製程,此後每一年將會推出新一代的全新製程,這相比之前Intel本就已經多次延宕的「Tick-Tock」節奏成倍提升。根據Intel公布的信息,其將在2025年量產20A(20埃米,相當於2nm)製程。

如果Intel20A製程能夠如期量產的話,那麼無疑將趕上台積電的節奏。按照台積電的規劃,其2022年將會量產3nm製程,最快2024年量產2nm製程,而台積電的1nm尚未有相關信息。也就是說,Intel將會藉由2024年的20A製程,從而實現對台積電的反超(按照電晶體密度來衡量,Intel20A性能上可能相當於台積電的1nm製程),重新成為繼續推動摩爾定律前進的領軍企業。

「摩爾定律仍在持續生效。對於未來十年走向超越『1納米』節點的創新,Intel有著一條清晰的路徑。我想說,在窮盡元素周期表之前,摩爾定律都不會失效,Intel將持續利用矽的神奇力量不斷推進創新。」Intel公司CEO帕特·基辛格非常有信心的說到。

改個名字反超台積電?Intel 2024年搞定2nm

四、先進封裝技術再度升級

隨著摩爾定律推進的速度的放緩,以及先進位程所能夠帶來的經濟效益大幅減少(性能提升逐步減少,成本卻持續大幅提升),先進封裝技術已經成為了繼續推進摩爾定律的經濟效益的重要手段。

目前業界流行的多晶片先進封裝架構,基本原則都是使用最優製程工藝製作不同IP模塊,然後藉助各種封裝方式,在一個封裝內實現多個晶片間以及與小晶片之間的高帶寬、低時延的高速互聯,構成一個異構計算平台,同時使得整個晶片封裝體實現類似單晶片SoC的性能,但是成本卻大幅低於單晶片SoC。

改個名字反超台積電?Intel 2024年搞定2nm

作為先進封裝領域的領軍企業,Intel早在2017年實現了基於2.5D封裝技術EMIB(嵌入式多晶片互連橋接)產品的出貨。Sapphire Rapids是基於EMIB技術批量出貨的首個Intel至強數據中心產品。

Intel表示,它也是業界首個提供幾乎與單片設計相同性能的,但整合了兩個光罩尺寸的器件。繼Sapphire Rapids之後,下一代EMIB的凸點間距將從55微米縮短至45微米。

隨後在2018年年底的Intel架構日活動上,Intel推出了業界首創的3D邏輯晶片封裝技術——Foveros 3D,它可實現在邏輯晶片上堆疊不同製程的邏輯晶片。以前只能把邏輯晶片和存儲晶片連在一起,因為中間的帶寬和數據要求要低一些。而Foveros 3D則可以把不同製程的邏輯晶片堆疊在一起,實現晶圓級封裝,裸片間的互聯間隙只有50μm,同時可保證連接的帶寬足夠大、速度夠快、功耗夠低,而且3D的堆疊封裝形式,還可以保持較小的面積。

據Intel介紹,Meteor Lake是在客戶端產品中實現Foveros技術的第二代部署。該產品具有36微米的凸點間距,不同晶片可基於多個製程節點,熱設計功率范圍為5-125W。

除了EMIB、Foveros 3D等封裝技術之外,在2019年7月於美國舊金山舉行的SEMICON West大會上,Intel又公布旗下三項全新的先進晶片封裝技術:Co-EMIB、ODI和MDIO。

Co-EMIB就是利用高密度的互連技術,將EMIB 2D封裝和Foveros 3D封裝技術結合在一起,實現高帶寬、低功耗,以及相當有競爭力的I/O密度。

ODI(Omni-Directional Interconnect)就是全方位互連技術,可以為封裝中小晶片之間的全方位互連通信提供更大的靈活性。

MDIO(Multi-Die IO),即多裸片輸入輸出,是AIB(高級互連總線)的進化版,為EMIB提供一個標准化的SiP PHY級接口,可互連多個小晶片。

在今天的線上會議上,Intel又推出了全新的封裝技術Foveros Omni和Foveros Direct。

據介紹,Foveros Omni開創了下一代Foveros技術,通過高性能3D堆疊技術為裸片到裸片的互連和模塊化設計提供了無限制的靈活性。Foveros Omni允許裸片分解,將基於不同晶圓製程節點的多個頂片與多個基片混合搭配,凸點密度翻了四倍,達到了1600 IO/mm?。

改個名字反超台積電?Intel 2024年搞定2nm

而Foveros Direct實現了向直接銅對銅鍵合的轉變,它可以實現低電阻互連,並使得從晶圓製成到封裝開始,兩者之間的界限不再那麼截然。Foveros Direct實現了10微米以下的凸點間距,使3D堆疊的互連密度提高了一個數量級,為功能性裸片分區提出了新的概念,這在以前是無法實現的。

改個名字反超台積電?Intel 2024年搞定2nm

Intel表示,Foveros Omni預計將於2023年用到量產的產品中。Foveros Direct則是對Foveros Omni的補充,預計也將於2023年用到量產的產品中。

五、Intel代工服務獲得突破

在今年的3月的在主題為「Intel發力:以工程技術創未來」的全球直播活動上,新上任的IntelCEO基辛格公布了Intel的IDM 2.0戰略,宣布投資200億美元在美國新建兩座晶圓廠,並重啟了Intel的代工服務(IFS)。

而對於代工業務來說,最為關鍵的兩大因素就是產能和技術。

在技術上,Intel目前在先進封裝技術領域處於業界領先地位,並擁有多項獨有技術。但是在先進位程技術上,Intel相比台積電處於落後地位。不過,根據Intel今天最新公布的路線圖來看,如果一切都能夠按照既定的時間節點落實的話,那麼Intel將會在2024年在製程工藝上實現對台積電的反超。

Intel在今天的會議上對外表示,Intel的先進封裝及先進位程工藝將會全面對外開放。也就是說,其他的晶片廠商都可以採用Intel最先進的製程及封裝技術,這無疑是具有很大吸引力的。

在今天的會議上,Intel也宣布已經與亞馬遜簽約,亞馬遜將成為首家採用Intel代工服務的封裝解決方案客戶。

改個名字反超台積電?Intel 2024年搞定2nm

此外,在晶圓代工方面,Intel宣布高通將會成為首批採用Intel20A製程工藝的客戶。也就是說,高通2024年底推出的旗艦晶片或將由Intel的20A製程工藝代工。

前面提到,對於代工業務來說,產能也是極為關鍵的一環。在今年3月,Intel宣布投資200億美元在美國亞利桑那州新建兩座晶圓廠之後,今年5月,Intel還投資35億美元對美國新墨西哥州的Rio Rancho工廠進行升級,斥資100億美元在以色列興建新的晶圓廠。近日,Intel 還追加了對哥斯大黎加封測廠投資,金額由2020 年12月的3.5億美元,提高超過70%到6 億美元。

最新的消息還顯示,Intel計劃投資200億美元在多個歐盟成員國建造晶片工廠。目前Intel公司正在游說,希望贏得歐盟對該項目的財政和政治支持。

在今天的會議上,IntelCEO基辛格透露,將會在今年年底進一步公布在歐洲和美國的投資布局,「這是一筆足以支持大型晶圓廠的巨額投資」。

這一系列的投資無疑將極大提升Intel在晶圓製造和先進封裝方面的產能供應,這對於Intel代工業務的後續發展非常關鍵。

不過需要指出的是,今天Intel公布的突破性技術主要在Intel俄勒岡州和亞利桑那州的工廠開發。

「Intel正在針對製程和封裝技術的未來進行創新,Intel將按照既定節奏推出這些創新技術,Intel將把我們出色的技術推至更廣泛的行業領域。我們正以破竹之勢前進,業界對於Intel的回歸反應熱烈。可以說,Intel的代工業務已經揚帆起航。」基辛格非常興奮的說到。

來源:快科技