Home Tags 摩爾定律

Tag: 摩爾定律

MIT新研究:43%算法改進速度超摩爾定律,解決超大規模問題,算法比硬體更有用

軟體算法對計算速度的提升有多大?MIT最新研究說:超過4成算法對性能的改進,已經超過了硬體的摩爾定律。對於中等規模的問題,30%-43%的算法的改進比硬體進步更能提升性能。當問題數據增加到數億規模時,算法改進變得比硬體改進/摩爾定律更重要。 這就是MIT的兩位科學家對來自57本教科書,超過1137篇研究論文的數據進行分析後得到的結論。 不僅如此,他們還全面敘述了現有以及歷史上的算法何時被發現、如何改進、以及改進的規模。 14%的算法改進率超過1000% 研究者通過分析QS排名中前20的計算機名校所用的課件,總結出11個算法子領域: 組合學、統計學/機器學習、密碼學、數值分析、資料庫、作業系統、計算機網絡、機器人學、信號處理、計算機圖形/圖像處理、生物信息學。 通過分析子領域中的算法教材、學術期刊、已發表論文等信息,研究者劃分出了113個算法家族,平均每個家族8個算法。 他們首先統計了從1940年到現在,各種算法的最初提出時間: 並且根據這些算法最初被提出時的時間復雜度進行了歸納。可以看到,其中31%的算法屬於指數復雜度類別: 在時間復雜度的改進上,對於n=100萬的問題規模,一些算法比硬體或摩爾定律的改進率更高: △算法改進對四個算法家族的影響 將這一分析拓展到110個算法家族上時,可以看到,對於中等規模(n=1000)的問題來說,只有18%的算法改進率快於硬體。 但當問題規模來到了百萬、億、甚至萬億級別時,算法的改進速度就超過了硬體性能。 甚至有14%的算法家族的改進率超過1000%,遠超硬體改進所帶來的性能提升。 △a:n=一千 b:n=一百萬 c:n=一億 作者介紹 論文一作Yash Sherry本科畢業於印度德里大學計算機科學專業,現在是MIT斯隆商學院的一位研究員,工作重點是跟蹤算法的改進及其對IT公司經濟的影響。 另一位Neil Thompson是麻省理工大學CSAIL(計算機科學和人工智慧實驗室)的科學家,也是哈佛大學創新科學實驗室的客座教授。 論文: https://ieeexplore.ieee.org/document/9540991 參考連結: https://news.mit.edu/2021/how-quickly-do-algorithms-improve-0920來源:cnBeta

研究人員對影響半導體行業數十年的「摩爾定律」有了新的認識

隨著晶片製程工藝縮進難度的日漸提升,想要實現集成電路組件數量每兩年翻一番的目標,似乎已經遇到了瓶頸。然而洛克菲勒大學的一支研究團隊,剛剛對影響半導體行業數十年的「摩爾定律」有了新的認識。在《PLOS One》期刊上的一篇文章中,其揭示了一種更微妙的「歷史波動」模式 —— 即矽晶片電晶體密度的上升,使計算機和其它高科技設備變得更快、更強大。 (來自:PLOS One) 事實上,自 1959 年以來,半導體行業已經歷六次這樣的改進浪潮,且每次持續大約 6 個年頭。 洛克菲勒大學研究團隊在《通過英特爾晶片密度重新審視摩爾定律》一文中指出:在每一輪周期中,晶片的電晶體密度都至少增加了 10 倍。 SCI Tech Daily 指出,該論文建立在將早期 DRAM 晶片作為研究技術進化模式的研究基礎之上、但排除了 1959 年開始在仙童和英特爾處理器上不斷變化的晶片尺寸等因素,從而描繪出了一條更加簡潔直觀的波形弧線。 研究配圖 - 1:時間相關邏輯模型 / 半對數變換曲線 研究作者、紐約洛克菲勒大學人類環境項目(PHE)成員的 Jesse...

Intel發布史上最詳細工藝和封裝技術路線圖 CEO:再一次領先業界

今天,Intel發布了公司有史以來最詳細的製程工藝和封裝技術路線圖,展示了一系列底層技術創新。 除了公布其近十多年來首個全新電晶體架構RibbonFET 和業界首個全新的背面電能傳輸網絡PowerVia之外,Intel還重點介紹了迅速採用下一代極紫外光刻(EUV)技術的計劃,即高數值孔徑(High-NA)EUV。 據悉,Intel有望率先獲得業界第一台High-NA EUV光刻機。 Intel CEO帕特·基辛格表示,基於Intel在先進封裝領域毋庸置疑的領先性,我們正在加快製程工藝創新的路線圖,以確保到2025年製程性能再度領先業界。 Intel正利用我們無可比擬的持續創新的動力,實現從電晶體到系統層面的全面技術進步。在窮盡元素周期表之前,我們將堅持不懈地追尋摩爾定律的腳步,並持續利用矽的神奇力量不斷推進創新。 Intel技術專家詳述了以下路線圖,其中包含新的節點命名和實現每個製程節點的創新技術: 基於FinFET電晶體優化,Intel 7與Intel 10nm SuperFin相比,每瓦性能將提升約10%-15%。2021年即將推出的Alder Lake客戶端產品將會采Intel 7工藝,之後是面向數據中心的Sapphire Rapids預計將於2022年第一季度投產。 Intel 4完全採用EUV光刻技術,可使用超短波長的光,刻印極微小的圖樣。憑借每瓦性能約20%的提升以及晶片面積的改進,Intel 4將在2022年下半年投產,並於2023年出貨,這些產品包括面向客戶端的Meteor Lake和面向數據中心的Granite Rapids。 Intel 3憑借FinFET的進一步優化和在更多工序中增加對EUV使用,較之Intel 4將在每瓦性能上實現約18%的提升,在晶片面積上也會有額外改進。Intel 3將於2023年下半年開始用於相關產品生產。 Intel 20A將憑借RibbonFET和PowerVia兩大突破性技術開啟埃米時代。RibbonFET是Intel對Gate All Around電晶體的實現,它將成為公司自2011年率先推出FinFET以來的首個全新電晶體架構。該技術加快了電晶體開關速度,同時實現與多鰭結構相同的驅動電流,但占用的空間更小。 PowerVia是Intel獨有的、業界首個背面電能傳輸網絡,通過消除晶圓正面供電布線需求來優化信號傳輸。Intel 20A預計將在2024年推出。Intel也很高興能在Intel 20A製程工藝技術上,與高通公司進行合作。 2025年及更遠的未來:從Intel 20A更進一步的Intel 18A節點也已在研發中,將於2025年初推出,它將對RibbonFET進行改進,在電晶體性能上實現又一次重大飛躍。 Intel還致力於定義、構建和部署下一代High-NA...

ARM技術總監:可用每瓦性能來取代摩爾定律

近日ARM的研究員及技術總監Rob Aitken在公司官方博客上發布了一篇文章,文章聲稱晶片生產範式正在改變,其建議將每瓦性能作為晶片設計的指標,取代原先的摩爾定律,每瓦性能是其引入新範式標准,該標准旨在讓工程師以更少的功耗達到指定的性能指數。 摩爾定律是由英特爾創始人之一戈登·摩爾首次提出,根據摩爾的說法,晶片上的電晶體密度每18個月就會翻一番,隨之而來的便是晶片性能的翻倍,雖被稱為定律,其實只是對晶片行業規律的總結而已。 可是Rob Aitken在文中表示目前晶片領域已經遇到瓶頸,因為目前工藝已經逼近原子水平,摩爾定律已經開始失效。 根據Rob Aitken觀點,雖然隨著晶片上的電晶體密度的增加,晶片的性能也會增加,但是其實整個系統卻越發低效,所以其建議為晶片生產行業引入庫米定律以及每瓦性能的新範式標准,庫米定律描述的是每焦耳的計算次數這一指標每18個月翻一倍。來源:快科技

Arm表示每瓦性能將是新摩爾定律,提高計算效率成為首要目標

Arm在其Arm Blueprint博客上發表了一篇新文章,認為計算模式正在發生變化,每瓦性能將是新的摩爾定律,成為設計的驅動目標。Arm的研究員兼技術總監Rob Aitken寫了一篇文章,對整個行業和發展方向進行了回顧。 在過去,大家已經看到了電晶體密度的增長,在摩爾定律里,設備性能持續提高,這是非常真實的。直到幾年前,設計人員開始遇到了困難。半導體工藝變得越來越小,當接近原子尺寸的時候,幾乎不可能建立那麼小的新節點。隨之而來的是一些新的分析,去預測按照這樣的道路能走多遠。目前Arm正處於突破點,新的設計或者說正在開發的新IP,正在將一個重要因素納入到這個過程里,就是計算效率和每瓦性能。 每瓦性能作為一種新規范,是因為更多的現代設計正在考慮將計算效率作為每一步改進的主要因素。隨著設計越來越龐大和復雜,效率可能會降低。為了獲得更好的設計,工程師們必須以某一個性能點為目標,同時盡可能地用更少的功率實現它。 優化工作負載以利用超低功耗處理這可以通過諸如TinyML之類的方式獲得動力,其側重於機器學習工作負載的優化,能夠以毫瓦級的功率運行。在每瓦性能成為新的規范後,可以指導產品路線圖,從功率范圍內提取越來越多的性能。 ...

製程工藝逼近極限 晶片將在中國超越摩爾定律

28nm、14nm、7nm、5nm、3nm……晶片巨頭們都在追求更小的製程,晶片真的越小越好嗎?製程工藝達到極限後還能怎麼提升? 的確,更小工藝製程可以大幅提高電晶體的密度,會帶來性能的大幅提升,同時帶來更低的功耗。 但目前的3nm已基本接近工藝極限。在製程達到7nm以下之後,短溝道效應和量子遂穿效應會越來越明顯,這將對工藝帶來極大的挑戰。 在6月9至11日的2021世界半導體大會暨南京國際半導體博覽會上,中國科學院院士毛軍發表示,晶片現在有兩條路線,一個是延續摩爾定律,一個是繞道而行。 延續摩爾定律方面,當前,半導體大廠正通過工藝、結構、材料的精進做成新型器件,使得技術能夠沿著摩爾定律繼續往前走,但在這條路上,產業要克服的技術和成本難題有很多。 而所謂繞道而行,就是推動集成電路從單一同質、二維平面,發展到異質集成、三維立體,可以突破單一工藝集成電路的功能、性能極限,算是一種新的技術路徑。 這一路徑挑戰也不會少,毛軍發提出三個挑戰,多物理調控,包括電磁、溫度、應力;多性能協同,包括信號、電源完整性,熱、力;多材質融合,包括矽、化合物半導體、金屬等。這些方向的改變,似乎帶來了更多的技術問題。 還有第三條路:超越摩爾定律。賽迪顧問股份有限公司副總裁李珂表示,手機和消費電子時代,信息產業一路遵循摩爾定律,形成了一種慣性:簡單粗暴地靠速度、集成度、更高的工藝來解決問題。 而物聯網正在崛起,相比消費網際網路,這個市場所需的晶片用量遠遠大於消費電子,但是對晶片性價比的要求是更高的,主要是對晶片的製程和工藝要求比手機低很多,國際大廠在製程上追趕5nm、3nm,將摩爾定律逼至極限,但這些物聯網的晶片甚至只需要28nm、45nm工藝水平,只是對晶片適配業務、適應場景的能力要求更高。 李珂認為,所謂超越摩爾,比拼的不再是技術上的先進,而是應變能力,比如在同樣的線寬、同樣工藝上實現價值最大化以及能否在不提升工藝的情況下提升性能。 而更重要的一點是,這條路徑需要更龐大的市場和應用,比如大規模城鎮化帶來基礎設施的增長,這在很多歐洲國家是無法做到的,但對中國來說恰恰是一個機遇。 李珂表示,機會就在中國,中國市場是一個超越摩爾定律的絕佳土壤,疫情的爆發和晶片的缺貨,讓全球意識到,中國有著大規模的人臉識別、語音識別的應用,甚至二維碼的應用,背後都需要晶片,但並不需要太高的工藝技術。 來源:快科技

半導體將在中國超越摩爾定律

當前半導體已經成為全球電子產業的命脈,但產業的基本規律——摩爾定律正逼近物理、技術和成本的極限,在6月9至11日的2021世界半導體大會暨南京國際半導體博覽會上,產業界對此進行探討,並分化出兩條路徑:延續摩爾定律或者繞道,但兩者都困難重重。 中國科學院院士毛軍發在會上表示,選擇延續摩爾定律,要克服或者延緩晶片物理原理的極限、技術手段的極限、經濟成本的極限。若選擇繞道而行,也就是採用一種全新的技術路徑,要攻克的是從未有過的難題。 其實還有第三條路:超越摩爾。 賽迪顧問股份有限公司副總裁李珂對記者表示,就像跑得太快而無暇顧及風景,手機和消費電子時代,信息產業一路遵循摩爾定律,形成了一種慣性:簡單粗暴地靠速度、集成度、更高的工藝來解決問題。而物聯網的起勢正在表明,如果不延續摩爾定律,產業仍然蘊藏著很大機遇,它可以走向應用、場景、解決方案的競爭,這種動向的改變可以超越摩爾定律。 李珂表示,機會就在中國,中國市場是一個超越摩爾定律的絕佳土壤,疫情的爆發和晶片的缺貨,讓全球意識到,中國有著大規模的人臉識別、語音識別的應用,甚至二維碼的應用,背後都需要晶片,但並不需要太高的工藝技術。 摩爾定律的減緩 1965年GordonMoore提出,當價格不變時,集成電路上可容納的元器件數量約每年增加一倍,性能也將提升一倍,在1975年,GordonMoore將此修正為:單位面積晶片上的電晶體數量每兩年能實現翻番。 摩爾定律延伸的結果是,晶片的成本在幾十年內降低了百萬倍,給社會經濟帶來巨大的效益。中國工程院院士吳漢明在大會上表示,1970年代,電晶體價格1美元/個,這個價格如今能購買上萬個電晶體,如今一部手機中的晶片,加起來有百億級規模的電晶體,若回到1970年代,同樣一部手機要花費百億美元。 從1970年代至今,晶片的性能在不斷提升,但數據顯示,自2015年前後,晶片的各項性能的增長開始趨於飽和。吳漢明表示,從電晶體的不斷增加來看,產業仍然在遵循著摩爾定律,但是從單位成本來看,在2014年左右,晶片工藝演進至28nm時,100萬電晶體的價格大約是2.7美分,當演進到20nm時,價格反而漲到2.9美分,電晶體的漲價現象,已經違背了當初的摩爾定律。 從經濟成本角度來看,摩爾定律正在減緩。從2G到5G時代,晶片的工藝演進迅速,從90nm演進到45nm、再演進到14nm、7nm,迅速發展。AMD高級副總裁、大中華區總裁潘曉明在會上表示,新製程需要更長時間發展才能成熟,但是它的成本增加又是顯著的,尤其在從14、16nm演進到5nm這個階段。 吳漢明表示,從性能提升的角度分析,在2002年以前,每年的晶片性能提升約57%,到2010年每年提升23%,到2010年每年提升12%,直到近期,性能提升約為3%。 延續摩爾 中國科學院院士毛軍發在會上表示,晶片現在有兩條路線,一個是延續摩爾定律,一個是繞道而行。 李珂認為,簡單來說,延續摩爾定律,是在現有的框架下,通過提高設計、製造、封裝上的技術,把微電子的性能挖掘用盡。而繞道而行,則是邁過矽、微電子技術這些框架,利用基礎科學形成一個顛覆性的技術體系。 當前,半導體大廠正通過工藝、結構、材料的精進做成新型器件,使得技術能夠沿著摩爾定律繼續往前走,但在這條路上,產業要克服的技術和成本難題有很多。 中國工程院院士許居衍曾提出後摩爾時代的技術方向。他認為,首先,主流方向仍然是矽基馮諾依曼架構,其瓶頸是功耗和速度的平衡問題;其次,類矽模式是延續摩爾定律的主要技術。另外,有一些新興範式,是非常前沿的未來集成電路發展方向,這屬於基礎研究范疇,最近5-10年可能看不到產業化進展。 半導體在行至後摩爾定律時代,面臨諸多的挑戰。 吳漢明院士認為,後摩爾定律時代,晶片製造工藝正面臨三大挑戰,圖形轉移、新材料工藝、良率提升。進一步說,後摩爾時代,產業發展主要有三大驅動,高性能計算、移動計算、自主感知,這三大驅動引導了技術研發的八項內容,即邏輯技術、基本規則縮放、性能-功率-尺寸縮放、3D集成、內存技術、DRAM技術、Flash技術、新興非易失性內存技術。 吳漢明表示,最終的目標是,在2-3年內將性能、功率、面積、成本增加或減少15%-30%不等。 潘曉明表示,僅僅通過增強工藝來延續摩爾定律是不夠的,還應該尋求算力方面的創新。通常製程技術的演進,占性能提升因素的40%,設計優化和平台優化占據60%。當前AMD正通過微架構上的創新,爭取在每一代CPU和GPU架構上實現性能的提升,對於被應用到快閃記憶體上的3D堆疊技術,AMD將其應用到CPU上,同時,公司還在晶片設計上尋求突破。「但是,性能提升幅度是有限的,尤其面對人工智慧、機器學習、深度學習等基礎應用的爆發,對算力、性能都要求極高,通用CPU的表現相對受到限制」,潘曉明稱。 繞道而行 在會上,中國科學院院士毛軍發提到了一個繞道而行的方式——發展半導體異質集成電路,即將不同工藝節點的化合物半導體高性能器件或晶片、矽基低成本高集成度器件或晶片,與無源元件或天線,通過異質鍵合或外延生長等方式集成而實現的集成電路或系統。 在他看來,這可以推動集成電路從單一同質、二維平面,發展到異質集成、三維立體,可以突破單一工藝集成電路的功能、性能極限,算是一種新的技術路徑,科學意義和價值顯著。國際上,美國和歐盟已有相關的技術布局。 從微系統變成復雜電子系統,會有新的挑戰。毛軍發提出三個挑戰,多物理調控,包括電磁、溫度、應力;多性能協同,包括信號、電源完整性,熱、力;多材質融合,包括矽、化合物半導體、金屬等。這些方向的改變,似乎帶來了更多的技術問題。毛軍發表示,他所主導的技術團隊正進行技術攻關。 而李珂對記者表示,關於避開摩爾定律的討論有很多,業內還有以量子計算代替普通計算、以光子替代電子等提議,但這些需要依靠基礎科學的力量,在10-20年內是很難實現的。 第三條路:超越摩爾 李珂對記者表示,就像跑得太快而無暇顧及風景,信息產業一路遵循摩爾定律,形成了一種慣性:簡單粗暴地靠速度、集成度以及更高的工藝來解決問題,而忽略了另一條路,靠多的應用、場景、解決方案來實現收益,這是一個超越摩爾的思路。 李珂表示,簡單說,就是一些場景對晶片的製程和工藝要求並沒有那麼高,夠用就好,但它需要量大、潛入不同的設備、適應不同場景。 產業趨勢看,相比消費網際網路,物聯網正展現出更大的增長潛力,包括家居、汽車、無人機,大街小巷的監控設備,甚至是工業網際網路的設備。這個市場的特點是,所需的晶片用量遠遠大於消費電子,但是對晶片性價比的要求是更高的,主要是對晶片的製程和工藝要求比手機低很多,國際大廠在製程上追趕5nm、3nm,將摩爾定律逼至極限,但這些物聯網的晶片甚至只需要28nm、45nm工藝水平。但是對晶片適配業務、適應場景的能力要求更高。 李珂認為,所謂超越摩爾,比拼的不再是技術上的先進,而是應變能力,比如在同樣的線寬、同樣工藝上實現價值最大化以及能否在不提升工藝的情況下提升性能。而更重要的一點是,這條路徑需要更龐大的市場和應用,比如大規模城鎮化帶來基礎設施的增長,這在很多歐洲國家是無法做到的,但對中國來說恰恰是一個機遇。 中國的契機 雖然在底層的元器件上,中國是一個追趕者。最大的晶片製造廠中芯國際從90、54、28nm,追趕至7nm工藝,但相比台積電,仍然相差至少兩代工藝。全球最大的手機市場在中國,但是手機晶片這類高價值的產品,中國幾乎依賴進口。 以手機為例,一部手機約有十幾顆傳感器晶片,他們的供應很多來自中國本土企業,但占據手機的價值很少,還常被主機廠壓價,生意做得很辛苦。而手機中CPU只有一顆,大廠憑著更高的工藝、更優化的設計,站在利潤的頂端。 市場的格局在變。李珂對記者表示,現在很多大廠反映,晶片生意越做越累。原來設計一塊晶片可以適配幾百萬部手機,這樣「躺賺」的時代似乎要結束了。 台積電在2020年財報中分析,盡管手機仍然占據收入最大份額,但市場出貨量在小幅下降,2019年降低2%,2020年再降9%,這反映了市場已經趨於飽和。而公司物聯網和汽車的收入,雖然占比不大,但在今年一季度分別增長了10%和31%。 但在另一方面,一些並不先進的製程卻在新的市場里找到了空間。以傳感器晶片為例,數據顯示,2020年中國MEMS市場規模僅有70多億元,但是增速23.2%,遠高於遠高於全球平均水平。賽迪顧問物聯網產業中心的副總經理趙振越在會上表示,隨著智慧型手機市場的疲軟,很多傳感器企業逐漸把目光轉向了工業領域。因為傳感器的低成本,微型化、低功耗等特點,適合大規模的應用部署,所以這些企業已經在工業網際網路領域進行了一個加速的滲透,他認為,後摩爾時代,中國是有機會憑借終端應用和製造業的厚積薄發,實現異軍突起的。 李珂表示,過去,往往是晶片定義整機,聯想、戴爾根據每一代CPU的性能來決定電腦。現在萬物互聯衍生出大量碎片化的市場,晶片企業無法定義汽車、無人機、甚至大規模的攝像頭、門禁該怎麼做,對於晶片的大廠來說,更多是要和整機企業協同,和政府協同,和終端客戶的協同,雖然基礎性、戰略性地位沒變,但是主導權、話語權在下降。 作者 / 沈怡然來源:cnBeta

研究人員找到新方法連接納米材料和金屬電極 有望延長摩爾定律

摩爾定律預測可以裝入微晶片的電晶體數量將每兩年翻一番,最終達到物理極限。除非找到新的方法,否則這些限制可能會使幾十年的進展停頓下來。原子薄的納米材料是矽基電晶體的一個有前途的替代品,現在研究人員正在尋找將它們更有效地連接到其他晶片元件的方法。 現在麻省理工學院、加州大學伯克利分校、台積電和其他地方的研究人員發現了一種製造這些電氣連接的新方法,這可能有助於釋放二維材料的潛力並進一步實現元件的小型化,這可能足以延長摩爾定律。 這些發現在《自然》雜志上進行了描述,論文作者是麻省理工學院最近的畢業生沈品淳博士(20歲)和蘇聰博士(20歲)、博士後林宇軒博士(19歲)、麻省理工學院教授孔晶、Tomas Palacios和李菊,以及麻省理工學院、加州大學伯克利分校和其他機構的17人。 研究人員表示,他們解決了半導體設備小型化的最大問題之一,即金屬電極和單層半導體材料之間的接觸電阻,該解決方案被證明非常簡單,即使用一種半金屬,即鉍元素,來代替普通金屬與單層材料連接。 這種超薄單層材料,在這種情況下是二硫化鉬,被認為是繞過矽基電晶體技術現在遇到的小型化限制的主要競爭者。金屬和半導體材料(包括這些單層半導體)之間的界面產生了一種叫做金屬誘導的間隙狀態現象,這導致了肖特基屏障的形成,這種現象抑制了電荷載體的流動。使用一種半金屬,其電子特性介於金屬和半導體之間,再加上兩種材料之間適當的能量排列,結果是消除了這個問題。 研究人員通過這項技術,展示了具有非凡性能的微型化電晶體,滿足了未來電晶體和微晶片技術路線圖的要求。 來源:cnBeta

二維電晶體連接技術的新突破可使集成電路更薄 從而延續摩爾定律

像電腦和智慧型手機這樣的電子設備正在不斷地變薄變小。未來更薄更小的設備所面臨的挑戰之一是減少內部組件和硬體的尺寸,麻省理工學院宣布了一項新的進展,可能使二維電晶體用於更小的微晶片組件。該項目的研究人員認為這一突破可以幫助延續微晶片市場的進展,使摩爾定律得以繼續。 摩爾定律預測,裝入微晶片的電晶體數量可以每兩年翻一番,但物理限制開始減緩這一進展。麻省理工學院的研究人員正在探索使用原子級薄的材料代替矽來製造電晶體。使用二維材料的一個主要挑戰是,將它們與傳統的電子元件連接起來一直很困難。 麻省理工學院、加州大學伯克利分校和多家半導體製造公司的研究人員與其他機構一起,已經找到了一種方法來進行這些所需的電氣連接的方式。這一突破可能有助於將二維材料的潛力推向市場,並改善元件的微型化,從而在不久的將來擴展摩爾定律。 研究人員解決的是半導體設備小型化的最大問題之一,即金屬電極和單層半導體材料之間的接觸電阻。一位研究人員說,這個問題的解決方案相對簡單,需要一種叫做鉍的半金屬元素來代替普通金屬與單層材料連接。 超薄單層材料,如二硫化鉬,一直被視為繞過矽基電晶體技術所遇到的小型化限制的一種可能性。在材料和金屬導體之間建立一個高導電性的界面來連接它們是一項挑戰。電晶體微型化的快速步伐在2000年左右停滯不前,但2007年的一項新發展打破了這一障礙,研究人員認為我們正處於另一個瓶頸的邊緣。來源:cnBeta

為摩爾定律「續命」,小芯片何時普及?

AMD新推出的CPU憑借小芯片的設計以及先進的製程獲得了巨大成功,Intel也發布了採用3D封裝的CPU。不過,目前小芯片只為少數公司提供了競爭優勢,這一為摩爾定律「續命」的技術想要普及,面臨技術方面的挑戰,包括標准、良率、功耗、散熱、工具、測試等挑戰,同時還面臨着生態和製造的挑戰。 沒有人能准確判斷小芯片普及的時間,但可以肯定的是這將是一個緩慢的過程。 小芯片(Chiplets,也譯為芯粒)是一項引人注目的技術,但到目前為止,採用小芯片技術的產品不多,參與者也不多。 在繼續研發新工藝節點的同時,出於物理極限或成本原因,晶體管的進一步微縮即將結束。許多行業對晶體管數量的需求高於最新工藝節點所能提供的數量。同時,由於不能在不影響良品率的前提下增大裸片,3nm芯片的開發成本只有少數人可以負擔。 對於芯片需求量沒有上百萬的細分行業,先進節點的成本難以負擔,而小芯片提供了合理的解決方案。 芯片封裝並不新鮮。Cadence IC封裝和跨平台解決方案產品主管John Park說:「人們希望簡化芯片設計,或者使其比PCB小,或者消耗更少功耗。將單個裸片封裝,然後放置在單個襯底上,通常是層壓材料,有時是陶瓷。這樣可以構建體積更小,功耗更低的PCB,我們稱其為多芯片模塊(MCM)或系統級封裝(SiP),這種技術自80年代末就被採用。」 行業中經常使用一些術語,這些術語常常使問題變得混亂。「 SiP可以簡單地定義為將兩個或多個ASIC組件集成到一個封裝中。」西門子EDA高級封裝解決方案總監Tony Mastroianni說,「實現SiP的方法很多,包括MCM、2.5D封裝和3D封裝技術。MCM的方法集成並互連在封裝基板上的多個標准ASIC組件。2.5D封裝的方法集成硅或有機中介層上的ASIC組件,包括通過中介層在兩個或多個裸片之間的裸片到裸片連接。3D封裝的方法允許ASIC組件在Z軸維度上堆疊和互連。」 那麼,這是偏離摩爾定律還是對摩爾定律的擴展?英特爾可編程解決方案事業部首席技術官Jose Alvarez(何塞·阿爾瓦雷斯)說:「即使在今天,我們仍在遵循戈登摩爾的建議。1965年,戈登摩爾寫了一篇非常短的論文,共四頁,內容正是如今的摩爾定律。他在第三頁上寫道:『事實證明,使用較小的功能模塊(分別封裝和互連)構建大型系統會更經濟。』 我們今天擁有的先進封裝技術,因此,從某種意義上講,這是戈登要求我們做的事情的延續。」 圖1:從MCM / SiP遷移到小芯片。資料來源:Cadence 小芯片的不同之處在於,它們是為集成在同一個封裝內而專門設計。DARPA通過CHIPS項目開始了這一計劃,因為國防工業的芯片需求總量較小,無法負擔5納米設計的一次性工程費用。他們關於小芯片的概念是物理IP模塊,封裝在一起。 CHIPS聯盟執行總監Rob Mains表示:「 DARPA選擇了正確的方向,這對於全球范圍內的設計團隊都有意義。大家需要了解收益,行業需要提供一定水平的技術,以確保小芯片產生有效的結果。」 Ansys產品營銷總監Marc Swinnen表示同意。「這是一個合理的技術想法,有些組織正在努力實現這一目標。像ODSA這樣的小組擁有多個小組委員會,致力於使小芯片達到標准化程度,使商業市場能夠參與。」 關鍵是標准。「這個一個不斷演進的生態系統。」Synopsys高速SerDes的高級產品經理Manmeet Walia說:「這個生態系統十分分散,這一概念最初被提出是因為成本問題,由DARPA提出,但這並不是市場發展的動力。其中的一個關鍵是物理原因,裸片已經足夠大。想要進一步提升計算能力,需要更多裸片。」 細分市場的驅動力都與計算相關。Synopsys產品營銷總監肯尼斯·拉森(Kenneth Larsen)說:「關鍵的推動力實際上是高性能計算。這就是基於小芯片的設計正在增長的地方。不過,今天的小芯片並沒有標准。」 看到芯片你就可以發現這種方式已經成功。「我看了一下英特爾新芯片的圖,結果發現有八個可以稱為小芯片的計算區塊,中間還有一些包含緩存和互連區塊的條帶。」 Arteris IP系統架構師邁克爾·弗蘭克(Michael Frank)說 「它們都在硅襯底上。但是這種範例必須建立在標准之上,涵蓋電氣特性、通信、物理屬性等。不可能為每個公司構建不同的小芯片。無論如何,它仍然是芯片,必須按照常規步驟進行流片。」 如果上述問題可以解決,該技術將適用於許多其他領域。Synopsys的Larsen說:「某些設計的某些部分可能適用較舊的節點,而某些則適用較新的節點。」 小芯片的部分價值將來自能夠以最佳技術設計IP。或者,可以在保持接口不變來提升PPA,或者通過改變部分設計降低整個產品的成本,同時將另一部分遷移到更新的節點上,從而提高計算密度。 隨着連接設備的普及,5G芯片可能成為推動者。CHIPS Alliance的主管說:「我相信這將為較小的公司(尤其是物聯網設備)創造機會。如果是一家初創公司,可以將創新技術與某種類型的5G小芯片相結合,並將它們封裝在一起。」 小芯片的行業現狀 小芯片行業目前的情況如何?Synopsys的Walia說:「在大多數情況下,擁有小芯片的公司不在乎行業標准。Nvidia有他們的NVLink,AMD有他們的Infinity結構,高通有Qlink,英特爾有AIB。他們都提出了自己的專有接口標准。隨着生態系統的不斷發展,對標準的需求也不斷提高。」 當然,標准也不是全部。Cadence的Park說:「最大的問題在於小芯片的商業化。我們已經有了硬核和軟核IP,小芯片是第三種選擇。芯片設計者將能夠購買該硬核IP並將其放在中介層上,層壓或堆疊,或任何操作。」 「封裝技術與此獨立。小芯片的可行性更多地與邏輯分區有關。缺少的部分是提供IP的公司。他們會轉變為這種業務模型,並將構建的東西並存儲在倉庫中嗎?答案可能是否定的。誰將提供倉庫來存儲所有這些小芯片,誰將製造它們,誰將要分發它們,小芯片的商業模型的概念尚未建立,這是一個值得討論的成本模型。」 也許小芯片還太過遙遠。 「作為IP供應商,我們准備出售用單獨的芯片接口PHY IP。可以預見,我們將來會出售完整的小芯片芯片。可能是一個PCIe小芯片,一側具有PCIe SerDes,另一側則是裸片對裸片(D2D)的PHY,也有可能有一個控制器。」 Cadence...
蔣尚義回歸中芯國際後首次亮相 摩爾定律接近物理極限

蔣尚義回歸中芯國際後首次亮相 摩爾定律接近物理極限

2020年12月15日晚,,擔任第二類執行董事、董事會副董事長、戰略委員會成員,一度引發「內訌」,聯席CEO梁孟松當即辭職,兩位曾在台積電共事的行業大牛鬧得水火不容。 蔣尚義2016年底首次加盟中芯國際,擔任第三類獨立非執行董事,2019年6月離開中芯國際,任武漢弘芯CEO,但項目爛尾,僅僅1年後離職。 中芯國際內部如何處理蔣尚義、梁孟松的矛盾,不為外界所知,但從目前的情況看,二人之間的矛盾應該已經化解,目前都在正常履職。 1月16日,蔣尚義出席第二屆中國芯創年會,並發表演講,這也是蔣尚義回歸中芯國際之後,首次公開亮相。 這一次,蔣尚義主要提出了五個要點: 1、摩爾定律的進展已接近物理極限,目前的生態環境已不適用。 2、封裝和電路板技術進展相對落後,漸成系統性能的瓶頸。 3、只有極少數需求量極大的產品才能使用最先進的硅工藝。 4、先進工藝一定會走下去,先進封裝是為後摩爾時代布局的技術,中芯國際在先進工藝和先進封裝方面都會發展。 5、後摩爾時代的發展趨勢是研發先進封裝和電路板技術,也就是集成芯片,可以使芯片之間連接的緊密度和整體系統性能類似於單一芯片。 上述觀點,也與台積電、Intel、AMD等半導體行業巨頭目前的做法和未來的規劃頗有英雄所見略同的味道。 此前還曾有消息稱,蔣尚義回歸中芯國際後,將主要負責小芯片(chiplet)的開發工作,並與ASML展開新的談判,促使EUV極紫外光刻機早日到來。 而梁孟松的專長,則在於先進工藝的研發,中芯國際14nm工藝、N+1工藝都離不開他的汗馬功勞,他本人也曾透露,中芯國際的7nm技術研發已經完成,今年4月就可以風險量產,5nm、3nm最關鍵、最艱巨的8大項技術也已有序展開,只等EUV光刻機到來。 作者:上方文Q來源:快科技
摩爾定律再迷思 Intel的繁榮還是困境?

摩爾定律再迷思 Intel的繁榮還是困境?

本文編譯自,在不更改原意的前提下內容略有調整,原作者Kevin Morris。 題記:如果摩爾定律的盡頭是一堵牆,第一個撞牆的人,就是跑在最前面的那個。 近日,Intel發布了其2020年第二季度的財報。我們很少研究「商業新聞「,但在這篇文章中,我們將會討論技術、觀點和資金之間的關系。 我們觀察到,Intel於7月23日宣布了其季度業績,在幾天之內,他們的股票從徘徊了幾個月的每股60美元左右跌至每股50美元左右,損失超過了15%。這對於一家市值約2000億美元的公司來說,並不是一筆小數目。 這種情況每天都在發生。大公司發布季報,市場就會做出反應,但Intel這次的情況卻顯然不同。 Intel本季度營收同比增長20%,超過了分析師的預期,並在「以數據為中心」的營收上實現了34%的大幅增長——這是該公司實現長期增長的關鍵市場機會。為什麼這樣一份聽起來不錯的報告,卻引發了其股價大幅下跌? Intel在本季度的財報中提到,其7nm的量產被推遲了6個月。財經新聞對此進行了報道,並做出了以下解釋:「芯片上的電路寬度以納米為單位,即十億分之一米。電路越小,處理器運行速度越快,效率越高。台積電為Intel的競爭對手AMD製造芯片,正在通過批量生產5nm芯片來贏得在更小工藝節點上的競爭。「 因此,關注此新聞的非技術人員或半技術人員得出的結論大致如下:「Intel現在採用10nm工藝,而台積電採用的是5nm工藝,相比之下,兩者之間就相差了兩代工藝節點。這也就意味着Intel在製造數據中心處理器方面落後了大約四年。」 當然,這是完全錯誤的。 Intel還暗示,在此期間,他們可能會讓一些產品組使用外部(非Intel)晶圓廠為他們生產芯片。這讓Intel正走向衰敗的想法變得更加根深蒂固。 有人可能(錯誤地)得出結論:Intel不僅在技術上落後了4年,而且他們還在舉旗投降——讓台積電或三星等競爭對手為其生產芯片。 當然,這也是錯誤的。 Intel自成立以來,就與摩爾定律密不可分,畢竟戈登·摩爾是這家公司的創始人之一,而且在半導體的整個現代發展史上,Intel在「將更多的元件塞入集成電路「中保持着明顯的領先地位。幾十年來,Intel作為一家科技公司,在領導芯片製造發展和超越摩爾定律方面做了無數工作。 Intel建立了一個PC處理器的帝國,後來接管並主導了數據中心處理領域。數據中心的主導地位很可能既代表着未來的機遇,也可能代表着Intel的挑戰。 Intel的至強處理器系統在數據中心擁有絕對領先的市場份額,因此增長空間很小,甚至沒有增長空間,所以需要市場自身的增長來抵消PC市場的長期下滑。他們需要繼續捍衛自己的統治地位,來對抗越來越多有能力的競爭對手。 就數據中心市場的增長而言,Intel前景看好。隨着雲服務、人工智能訓練和推理的加速,隨着數據驅動應用的爆炸式增長,數據中心擴張的驅動力是非常豐富、非常給力的。 如果Intel能夠保持其統治地位的市場份額,將迎來巨大的增長浪潮。即使他們的市場份額下滑了幾個點,但也會在全球數據中心的擴展和升級中迎接未來二十年的發展機遇,從而輕松獲得盈利。這種機會已經體現在了Intel的利潤中,即「以數據為中心」的業務同比增長了34%。 但是,要在目前的數據中心保持市場份額,所涉及的不僅僅是簡單地使至強處理器比最新的AMD芯片快幾個FLOPS。事實上,擁有一個稍微快一點的處理器,多幾個核心,或者稍微高一點的電源效率,已經從數據中心的核心技術問題變成了幾乎無關緊要的問題。 下一代數據中心將不會受到至強等傳統馮·諾依曼處理器的性能驅動。它將基於CPU、GPU、FPGA、AI加速器等各種類型專用芯片的異構架構,來處理更大規模也更為復雜的數據計算。 從歷史發展來看,Intel從三個維度建立了保障其數據中心領導地位的屏障。 第一個是在「市場營銷「方面的保障,這一點基本上可以歸結為「沒有人會因為購買Intel而被解僱。」如果你在運營一個數據中心,而你購買的系統當中有90%都是Intel的數據中心,那麼你的職業生涯就真的沒有任何大風險。 第二種防禦是x86指令集架構,幾十年來它一直是行業標准,也是大多數軟件編譯器的默認目標,這使得大多數舊軟件都可在x86的環境下持續兼容運行。離開x86范圍,比如ARM,你總會遇到一個大問題:你要確認是否所有的軟件都能正常工作。 第三點則是他們在芯片製造上的領導地位。Intel的芯片通常比競爭對手略勝一籌,僅僅是因為它們採用了更先進的半導體工藝製造。 但現在,Intel所建立起來的優勢屏障正在被逐漸瓦解。 獨立於指令集架構的計算的興起,以及數據中心對異構計算需求的巨大增加,減少了對x86軟件環境的依賴。 Intel自身也在通過oneAPI計劃擁抱異構架構,為x86防禦系統的消亡而做出打算,oneAPI允許軟件開發並可將其輕松地定位到各種混合計算架構中。 當涉及到指令集時,虛擬機和容器以及其他如今流行的主流技術的普及已基本拉平了競爭環境。而且,由於下一代數據中心的異構性質,跨越多個體系結構和指令集架構的工作負載的復雜重定向是基本要求。在新的數據中心中,x86不再像以前那樣代表「鎖定「,這種趨勢只會在未來繼續下去。 就製造和工藝技術優勢而言,摩爾定律已經走向了終結,任何一家依賴於率先生產一種新的、更密集的工藝的企業,都會逐漸發現這種優勢正在減弱。 事實上,在最近幾代工藝製程中,集成更多晶體管所帶來的回報是遞減的,工藝技術的巨大進步來自於FinFET晶體管等創新,以及其他和晶體管縮小的技術進步。 正如我們在之前的文章中所討論的,7nm、10nm、5nm等術語都是虛假的。從目前來看,越來越多的收益已經從提升製程轉向了更先進的技術,比如封裝,而在這一領域,Intel具備無可比擬的技術優勢,如嵌入式多晶片互連橋接技術(EMIB)以及Foveros 3D堆疊技術。 但是,在半導體技術的競爭中,Intel究竟處於什麼樣的地位?確切地解釋這個問題有點困難。 從功耗、性能、面積的角度來看,Intel 10nm節點與台積電7nm節點非常相似。如果Intel 7nm與台積電剛剛投產的5nm相似,那麼根據Intel最近宣布的7nm因良品率問題而推遲量產的消息來看,Intel比台積電落後了幾個月到一年。 當然,台積電在數據中心業務上並不是Intel的直接競爭對手,但他們為AMD生產芯片,後者是Intel在數據中心傳統的主要競爭對手。 Intel似乎是未雨綢繆,宣布他們可能依賴於其他晶圓廠——當然,這種外包製造對於Intel來說實際上不是新鮮事,因為台積電一直在生產Intel的FPGA等產品,比如Arria已經使用了好幾年。 這意味着,即使Intel的芯片工廠遇到了新的和未預料到的問題,他們仍然可以使用AMD所用的相同技術來生產芯片。 在數據中心的競爭中,AMD表示,他們預計將在2022年底前推出採用台積電5nm工藝的「Genoa」(熱那亞)處理器。Intel則表示,他們的7nm CPU要到「2022年底或2023年初「才能上市。 因此,從單純的工藝節點角度,或者CPU角度來看,他們兩者之間的時間表可能會非常接近。與此同時,Intel也正在交付其10nm Xeon處理器,所以這兩家公司在未來幾年的處理器性能可能接近相同。 通過與台積電(或三星)達成CPU生產協議,Intel對沖了他們的風險。未來,無論是台積電還是三星在更先進的節點中取得勝利,Intel都可以選擇更具優勢的晶圓廠來製造他們的CPU。 但是,正如我們在上面指出的,對於數據中心和一般計算來說,先進工藝為處理器帶來的性能提升只是整個領域的一個縮影。總而言之,這不再是納米的問題了。 未來在數據中心取勝的服務器將是那些具有支持針對不同工作負載的異構架構服務器,它們將大量內存資源放在本地,並在為這些處於雲邊端的芯片提供高帶寬。 在那個世界裡,封裝技術、芯片架構、GPU、FPGA等加速器、專用的人工智能引擎、先進的內存和存儲技術以及整個計算系統的架構將成為驅動性能的主要因素,而這種性能提升將遠遠超過由先進製程所帶來的進步。 Intel清楚地認識到這一點,並採取了更全面的方法來保護其在數據中心的地位,還大量收購了AI和FPGA相關的公司和技術,開發Optane傲騰非易失性存儲器,開發了用於嵌入式高密度互連異構芯片的嵌入式多芯片互連橋(EMIB),推出了用於3D芯片堆疊的Foveros技術,以及開展oneAPI計劃。Intel這一系列基於非納米技術的布局,令人印象深刻。 未來幾年,Intel在數據中心的市場份額還會下降嗎?這幾乎是可以肯定的。當你在一個有價值且不斷增長的市場上占有絕對的市場份額時,你真的別無選擇。對競爭對手來說,想辦法擠入市場、分一杯羹的動機太強烈了。 Intel的數據中心收入會繼續快速增長嗎?同樣,這幾乎也是可以肯定的。即使Intel的市場份額縮水,但整體市場仍將以驚人的速度保持增長,在這個過程當中,最大的增長將會發生在市場份額最大的公司的身上——這很可能就是Intel。 其中,最值得關注的是數據中心架構變化所帶來的影響。這里有兩種對立的力量在起作用。首先,大量新架構的出現為眾多新玩家打開了市場的大門,開發各種人工智能加速器的初創公司的數量猛增就可以證明這一點。而且,為了適應這些新的處理器而開放的架構將消除過去幾十年的技術「鎖定」。 數據中心最大的七個客戶與其他用戶之間的差別,也是一件值得關注的事。對數據中心需求量最大的七個企業是Facebook、Google、微軟、亞馬遜、百度、阿里巴巴、騰訊。 這些公司擁有充足的資金,從經濟上來說,它們幾乎可以做任何事情來獲得數據中心容量、吞吐量或效率方面的優勢。他們有能力開發自己定製的芯片和處理器,創建自己的服務器平台,並與前沿創業公司合作以獲得新技術。 數據中心市場的其他用戶則正好相反。他們希望用最標准化、可互換、支持良好的平台來構建數據中心,並希望每五年左右進行一次更新。因此,即使是其中一家初創公司接到了7巨頭的訂單,這也並不意味着他們將占領更大的數據中心市場份額。  在未來的數據中心市場中,任何擁有和控制在分散異構計算架構上運行應用程序的硬件和軟件架構的公司,以及可以在標准化的、可互換的、支持良好的平台上進行交付的企業,都將擁有巨大的影響力。 至於誰將推動行業標准,誰將擁有關鍵非摩爾技術的製造,例如在存儲器與這些尚未定義的異構計算之間遷移數據所需的高級封裝/小芯片生態系統,我們還沒有明確的方向,但很明顯,Intel正試圖在大批用戶到來之前占領這一市場,並且他們不會毫無競爭力。這很值得業界去關注。 作者:上方文Q來源:快科技
GF格芯:摩爾定律未死 將聚焦於如何讓芯片越來越好

GF格芯 摩爾定律未死 將聚焦於如何讓芯片越來越好

在半導體行業,任何大腕及重要公司都無法繞開一個話題——摩爾定律,作為半導體產業的金科玉律,它已經指導了芯片發展50多年。摩爾定律未來還能不能繼續下去?這個問題上業界分成了兩派,堅信摩爾定律與認為摩爾定律已死的陣營各執一詞。 摩爾定律是Intel創始人戈登·摩爾提出的,Intel自然是堅定的挺摩派,NVIDIA則是堅定的反摩派,AMD公司的立場比較中庸,不認為摩爾定律已死,但也認為摩爾定律正在放緩。 日前在上海,Globalfoundries格芯(簡稱GF)舉行了GTC 2019大會的第三站會議,格芯財務、戰略與業務轉型執行副總裁Tim Breen發表了題為「共同成長「的主題演講,強調了半導體在日常生活和創新發展中扮演着越來越重要的角色。 格芯副總Tim Breen也談到了摩爾定律,他認為未來所要討論的並不是摩爾定律是否還有效,而是能持續多長時間。「摩爾定律並不會死去,只是其意義發生了變化。以往的摩爾定律聚焦於如何讓芯片變得越來越小,而未來,摩爾定律將聚焦於如何讓芯片變得越來越好。」 Tim Breen強調,要想要實現這一目標,除了進行製程的微縮之外,還存在很多方法。格芯的目標不是如何保證摩爾定律繼續持續下去,而是讓芯片更好的適用於產品,為產品服務。格芯戰略的轉變也在於,如何為客戶提供更好的定製化的產品。 格芯公司在2018年放棄了7nm及以下工藝的研發,專注14/12nm FinFET及22nm、12nm FD-SOI工藝創新。目前AMD的7nm銳龍、驍龍處理器中的IO核心使用的就是GF的14/12nm工藝代工製造。 作者:憲瑞來源:快科技

台積電:摩爾定律依然健康有效、晶體管將能做到0.1nm

「毋庸置疑,摩爾定律依然有效且狀況良好,它沒有死掉、沒有減緩、也沒有帶病。」台積電研發負責人、技術研究副總經理黃漢森(Philip Wong)在本周開幕的第31屆HotChips大會專題演講中如是說。在現場的幻燈片中,台積電甚至前瞻到了2050年,晶體管來到氫原子尺度,即0.1nm。 關於未來的技術路線,黃漢森認為像碳納米管(1.2nm尺度)、二維層狀材料等可以將晶體管變得更快、更迷你;同時,相變內存(PRAM)、旋轉力矩轉移隨機存取內存(STT-RAM)等會直接和處理器封裝在一起,縮小體積,加快數據傳遞速度;此外還有3D堆疊封裝技術。 黃漢森強調,社會對先進技術的需求是無止境的,他還強調,除了硬件,軟件算法也需要迎頭趕上。來源:cnBeta

五十四歲的摩爾定律還會發展:更小的電晶體,晶片堆疊將其重新定義

在計算機領域摩爾定律可謂無人不知無人不曉,在幾十年的集成電路發展史中,其伴隨著整個行業的發展。不過自22納米工藝後,CPU的工藝發展放緩了腳步,在經歷了較長的時間後,我們才見到了14nm及7nm工藝。在近日的Silicon 100峰會中,目前已在英特爾任職的著名晶片設計師Jim Keller稱摩爾定律並沒有死亡。 圖片來自Unpslash 根據Wired的報導,在峰會演講中包括Jim Keller在內的多位晶片設計大拿都有參加,其中有關摩爾定律的演講卻是眾人的關注點。在演講中,Jim Keller稱他並不拘泥於定律本身,他更關注的是物理和抽象理論。摩爾定律是數百萬人共同維護的幻覺。 所以當不拘泥於單純的摩爾定律後,提升晶片性能還有更多的辦法。如目前英特爾在極紫外光刻(EUV)方面的努力,同時基於納米線的更小電晶體也預計在不久後到來。英特爾還在嘗試其他方法,比如將晶片垂直構建(3D堆疊)技術,通過這種方法縮短晶片之間的距離並降低功耗。他們已經找到方法,使用英特爾10nm工藝實現提升50倍電晶體密度的方法。 今年一月,英特爾推出了Lakefield晶片,展示了英特爾的Foveros 3D封裝工藝,可以在小空間中實現更多的計算能力。而製造更快的計算機,這是Jim Keller最想做的事情。 作為一位久經考驗的晶片設計師,Jim Keller完成過眾多出色晶片的設計工作,對晶片的發展也有自己的見解。在摩爾定律提出的54年裡,計算機的發展也引領了世界的發展,所以我們需要更快的計算機,同時摩爾定律也需要再次發展。 ...

不遑多讓,AMD有望在CPU和GPU之上直接堆疊SRAM和DRAM記憶體

Intel在去年12月的「架構日」活動上公佈了名為「Foveros」的全新3D封裝技術,該技術首次引入了3D堆疊的優勢,可實現在邏輯芯片上堆疊邏輯芯片,當時Intel展出使用該技術製造的Hybrid x86 CPU,也公佈了一些規格細節。老對手AMD當然也不甘落後,AMD在最近的活動中透露,他們正致力於在其處理器之上使用3D堆疊DRAM和SRAM的新設計來提高性能。 AMD高級副總裁Norrod最近在Rice Oil and Gas HPC會議上發表講話,並透露該公司正在進行自己的3D堆疊技術,角度與英特爾的略有不同。此前AMD已經將HBM2內存堆疊在其GPU核心旁邊,這意味着它與處理器位於同一個封裝中,但該公司計畫在不久的將來轉向真正的3D堆疊。Norrod解釋說,AMD正致力於在CPU和GPU之上直接堆疊SRAM和DRAM內存,以提供更高的帶寬和性能。 其實顯然這種創新已經成為必然的選擇,因為摩爾定律已經失效,多年來業界一直在追求提升半導體工藝不斷降低線寬,但是線寬的微縮總是有一個極限的,到了某種程度,就沒有經濟效應,因為難度太大了。Norrod在會議中也說到,該行業正在達到集成電路微縮的極限。即使是像Threadripper處理器這樣的多芯片設計,由於處理器封裝的尺寸已經非常龐大,也會遇到空間限制的阻礙。 與許多半導體公司一樣,AMD已經調整了應對這新困難的戰略,同時也步入下一個新的浪潮:3D堆疊芯片技術。不過由於熱量和功率輸送限制,該方法也帶來了挑戰。Norrod沒有深入探討正在開發的任何設計的具體細節,但這很可能是AMD處理器設計的一個歷史性節點。  來源:超能網

超能課堂(166):英特爾不再擠牙膏,Sunny Cove遇上3D封裝

前不久英特爾日前聯合加州大學伯克利分校的研究人員開發了一種新的MESO(磁電自旋軌道)邏輯器件,其工作電壓可以從3V降低到500mV,能耗減少10-30倍,性能提升5倍,該技術有望取代現有的CMOS半導體工藝,成為未來計算技術的基礎。英特爾對這個技術很重視,在宣傳上也不遺餘力,這種情況在以往可不多見,畢竟普通人對枯燥的技術是沒興趣瞭解的。 提到半導體工藝,在這個問題上英特爾被罵了很多年的「擠牙膏」,作為一個編輯深知英特爾這幾年來在CPU架構、指令集及工藝上還是有不少進展的,不過從2014年14nm節點到現在,英特爾在CPU處理器上確實沒有取得明顯進展,以往兩年一升級的Tick-Tock鍾擺戰略也完了,所以英特爾被玩家調侃擠牙膏不是沒理由的。 在上週的英特爾架構日活動上,英特爾一反常態地公佈了多項CPU架構、半導體工藝、芯片封裝以及核顯、獨顯架構上的進展。這次會議雖然規模很小,但是影響深遠,標志着英特爾在未來的芯片架構、工藝上的重大變化。今天的超能課堂我們就來聊聊英特爾的這些變化,特別是Sunny Cove架構及3D封裝Foreros技術。 「摩爾定律」到頭了,線寬微縮終有盡時 如果說英特爾近年來遭遇的難題以及這次轉變,繞不過的一個話題就是摩爾定律,它的提出者戈登·摩爾是英特爾創始人之一,當年提出摩爾定律時還沒有創立英特爾,1965年《電子學雜志》發表了時任仙童半導體工程師戈登·摩爾的一篇文章,他在文中預言半導體芯片上的晶體管數量會以每年翻倍的速度增長,這個就是「摩爾定律」的由來,這個定律隨後也在不斷修正,1975年摩爾將其改為每2年晶體管數量翻倍。 摩爾定律 摩爾定律在過去50年中成為半導體行業的金科玉律,指導着行業技術發展,英特爾也成為摩爾定律最堅定的支持者,之前的Tick-Tock戰略實際上就是摩爾定律的變種,2年升級一次工藝、架構,每次升級都會大幅降低晶體管成本,提升晶體管密度。 但是摩爾定律沒法一直持續下去,隨着晶體管的不斷縮小,人們開始遇到兩個問題,一個是技術上的,10nm節點及之後,CMOS工藝的柵極氧化層越來越薄,可能只有10個原子的厚度,導致量子效應愈加嚴重,而光刻工藝也會越來越難,目前的預測是5nm節點實際上就是摩爾定律的終結了。 除了技術原因,經濟效應越來越低也是摩爾定律終結的重要原因,此前半導體工藝升級會帶來成本下降,但是隨着工藝微縮困難增加,半導體製造使用的先進材料、多重曝光以及EUV光刻機等都會大幅增加製造成本,晶體管微縮帶來的成本降低已經被增加的成本抵消了。 對於摩爾定律,FinFET工藝及FD-SOI工藝的發明人、加州大學伯克利分校教授,IEEE院士、美國工程院院士、中科院外籍院士胡正明之前提到過「集成電路的發展路徑並不一定非要把線寬越做越小,現在存儲器已經朝三維方向發展了。當然我們希望把它做得更小,可是我們也可以採取其他方法推進集成電路技術的發展,比如減少芯片的能耗。這個方向芯片還有1000倍的能耗可以降低。線寬的微縮總是有一個極限的,到了某種程度,就沒有經濟效應,驅動人們把這條路徑繼續走下去。但是我們並不一定非要一條路走到黑,我們也可以轉換一個思路,同樣可能實現我們想要達到的目的。」 英特爾解綁芯片架構與工藝,向3D封裝進發 盡管英特爾嘴上依然不承認摩爾定律終結,但是這次的架構日上英特爾並沒有提及10nm工藝以及未來的7nm工藝具體進展,他們重點介紹的其實不是製造工藝,而是新型封裝技術Foveros,而3D封裝也被視為後摩爾定律時代的一個方向,這也是上面胡正明教授所說的不要一條道走到黑,轉換思路的結果。 英特爾是一家IDM垂直整合型半導體公司,自己設計芯片架構,自己生產芯片,然後自己封裝芯片。就CPU業務來說,以往的時候,英特爾會針對不同的工藝開發不同的CPU架構,針對新工藝開發的架構可以最大化利用工藝優勢,但是缺點就是架構與工藝捆綁起來,不夠靈活,這也是為什麼英特爾10nm工藝不斷延期,英特爾不能使用14nm生產10nm架構,只能耗着等的原因。 現在英特爾學乖了,工藝跟架構分離,萬一工藝延期了,CPU架構也不用乾等着,理論上英特爾現在就可以用14nm工藝生產原本用於10nm工藝的Ice Lake處理器了。不僅如此,英特爾現在還更上一層樓,帶來了全新的Foveros 3D封裝。 為了讓大家理解Foveros封裝,英特爾做了很詳細的解釋,簡單來說就是單片時代處理器內部的CPU核心、GPU核心、IO單元、內存控製器等子單元都是同一工藝的,但是不同的單元實際上對工藝的需求不同,CPU、GPU核心對性能要求高,上先進工藝是值得的,但是IO單元、控製器單元不需要這麼先進的工藝,所以他們是可以使用不同工藝然後集成到一起的。 在Foveros之前,英特爾推出了EMIB封裝技術,就是把不同的工藝的IP核心集成到一起,而Foveros封裝更進一步,不僅具備2D封裝的所有優勢,還能大幅重構系統芯片。 根據英特爾所說,該技術提供了極大的靈活性,因為設計人員可在新的產品形態中「混搭」不同的技術專利模塊與各種存儲芯片和I/O配置。並使得產品能夠分解成更小的「芯片組合」,其中I/O、SRAM和電源傳輸電路可以集成在基礎晶片中,而高性能邏輯「芯片組合」則堆疊在頂部。 英特爾預計將從2019年下半年開始推出一系列採用Foveros技術的產品。首款Foveros產品將整合高性能10nm計算堆疊「芯片組合」和低功耗22FFL基礎晶片。它將在小巧的產品形態中實現世界一流的性能與功耗效率。 AMD在Zen 2處理器上也使用了類似的封裝 在使用3D封裝提升芯片性能、集成度方面,英特爾其實不孤獨,在他們之前AMD在7nm Zen 2處理器上也使用了類似的理念,其CPU核心使用先進的7nm工藝製造,IO核心、內存控製器等單元使用的是14nm工藝,然後將兩個子單元封裝在一起。 英特爾Core內核路線圖:大小核時代來臨,Sunny Cove首發 在通過Foveros 3D封裝技術「解決」工藝問題之後,英特爾還需要在CPU架構升級來提升IPC性能,因為現在14nm+++工藝潛力挖掘差不多了,哪怕是未來的10nm工藝量產了,性能恐怕也是無法大幅超越14nm工藝的,所以CPU架構對英特爾的作用比以往更重要。 在架構日上,英特爾也更新了Core內核路線圖,實際上是分為兩個類別的,大核心是Core系列,首發的是Sunny Cove微內核,主要聚焦在ST單核性能、全新ISA及並行性三個方面,之後是Willow Cove,改進重點是緩存、晶體管優化、安全功能,再往後是Goden Cove內核,重點是ST單線程、AI性能、網絡/5G、安全功能等。 Atom處理器的小核心路線圖升級週期比Core更長,明年首發的是Trement,重點提升ST單線程性能、網絡服務器及續航,2021年還會有Gracemont,重點提升單線程性能及頻率、矢量性能,再往後的架構還沒確定,只是一個方向了。 對PC玩家來說,最期待的還是Sunny Cove架構,2019年開始它會是英特爾下一代服務器及PC處理器的主力架構。根據英特爾所說,該架構主要改進是: ·增強的微架構,可並行執行更多操作。 ·可降低延遲的新算法。 ·增加關鍵緩沖區和緩存的大小,可優化以數據為中心的工作負載。 ·針對特定用例和算法的架構擴展。例如,提升加密性能的新指令,如矢量AES和SHA-NI,以及壓縮/解壓縮等其它關鍵用例。 Sunny Cove架構與Skylake架構對比 上圖就是Sunn Cove(右)與現有的Skylake架構(左)的渲染流水線對比,後者是2015年發佈的架構了,第一代14nm處理器Broadwell由於進度關系沒產生什麼影響力,而Skylake架構一直衍生出了Kaby Lake、Coffee Lake、Wisky Lake、Cascade Lake等架構,在移動、桌面及服務器領域全面開花。 在如何實現CPU IPC性能提升的方式上,英特爾總結了三個字——更深(deeper)、更寬(wider)、更智能(smarter),全面提升從前端到執行單元的性能、位寬。 在更深方面,Sunny Cove的L1數據緩存從32KB增加到48KB,增加了50%,L2緩存、uop緩存、二級TLB緩存都加大了。 在執行管線上,Sunny Cove的分配單元從目前的4個增加到5個,執行接口從8個增加到10個,L1 Store帶寬翻倍。 前面增加緩存、提升操作次數的設計還需要搭配更好的算法,所以Sunny Cove還要更加智能,提高分支預測的精度,減少延遲等等。 專業性能提升 除了前面的更寬、更深、更智能之外,Sunny Cove架構在專業性能上也有改進,大家可能還記得最早爆料架構日新內容的時候就有7-Zip性能提升75%的爆料,這就是Sunny Cove架構了加密解密指令集的緣故,其他還有AI、內存、網絡、矢量等方面的改進。 全新加密指令可以大幅提升7-Zip的性能 英特爾版的big.LITTLE大小核策略:Sunny Cove與Tremont合體 在擁有了Sunny Cove大核以及Tremont小核之後,再加上3D封裝技術Foveros,英特爾終於可以做一些不同尋常的產品了。在架構日當天,英特爾就展示了一種混合X86處理器,大核是Sunny Cove,小核是Tremont,整合了22nm工藝的IO核心以,共享1.5M L2緩存,所有核心共享4MB的LLC緩存,內存控製器是4*16位的,支持LPDDR4,整合了Gen 11核顯,有64個EU單元,Gen 11.5顯示控製器還有新的IPU,支持DP 1.4。 英特爾的這個混合X86處理器就是很早之前曝光的「Lakefield」的處理器,它將採用「Ice Lake」高性能內核和「Tremont」低功耗內核,它主要是給移動市場准備的,類似ARM公司的big.LITTLE大小核架構,需要高性能運算的時候使用大核心,否則使用低功耗核心以降低功耗。 在這個混合X86處理器上,占用空間小也是個優勢,其尺寸只有12*12*1mm,相當於一個10美分硬幣大小,而且待機功耗只有2mW,低功耗+小體積的優勢非常適合各種移動設備,有助於英特爾更好地跟ARM等移動處理器競爭,守衛自己的領地。 總結:英特爾靈活應對後摩爾定律時代,再戰AMD 7nm 總之, 一直自詡為摩爾定律守衛者的英特爾也不得不考慮後摩爾時代的生存問題了,架構日上他們還是避而不談10nm工藝以及未來的7nm工藝,如果還是像過去那樣等着先進工藝量產才來升級CPU架構,那麼在面對早早採用模塊化設計思路的AMD競爭時,英特爾只怕更無力應對。 Foveros 3D封裝及Sunny Cove就是英特爾給出的答案,通過封裝不同工藝水平的芯片解決了工藝升級的問題,而全新設計的Sunny Cove架構(還有Gen 11核顯這里沒重點介紹)也進一步提高了Ice Lake處理器的IPC性能。 根據英特爾的消息,2019年他們就會推出Foveros 3D封裝技術的新一代10nm+22nm工藝Sunny...