Tag: 3nm

在台積電第26屆技術研討會上，台積電不僅確認5nm、6nm已在量產中，且5nm還將在明年推出N5P增強版外，更先進的3nm、4nm也一並公布。 3nm是5nm的自然迭代，4nm理論上說是5nm的終極改良。 技術指標方面，3nm（N3）將在明年晚些時候風險試產，2022年投入大規模量產。相較於5nm，3nm將可以帶來25~30%的功耗減少、10~15%的性能提升。 4nm（N4）同樣定於明年晚些時候風險試產，2022年量產。對於台積電N5客戶來說，將能非常平滑地過渡到N4，也就是流片成本大大降低、進度大大加快。 當然，台積電不是唯一一家3nm廠商，三星的雄心更大，明年就想把3nm推向市場。而且在核心技術方面，三星的3nm將改用Gate-All-Around（GAA，環繞柵極晶體管），台積電則是堅守FinFET（鰭式場效應晶體管）。 三星比較雞賊，3nm對比的是7nm，號稱可將核心面積減少45%，功耗降低50%，性能提升35%。 作者：萬南來源：快科技

台積電最近幾年坐穩了全球晶圓代工市場一哥的位置，不僅市場份額高達50%以上，在7nm等先進工藝上也是領先一步的，預計其獨霸優勢至少持續5年，在2nm工藝量產前都是有優勢的。 台積電在2018年首發了7nm工藝，目前這依然是最先進的工藝之一，領先於三星、Intel等對手，先後獲得了蘋果、華為、AMD等公司的大訂單，現在也是居高不下。 今年將會量產5nm工藝，蘋果、華為依然是大客戶，不過華為在9月15日之後就不能出貨了，後續AMD等客戶會跟上，2021年預定的產能是當前的2倍。 再往後，台積電還有3nm工藝，風險試產預計將於今年進行，量產計劃於2021年下半年開始。 台積電表示，與今年的5nm工藝相比，3nm工藝的晶體管密度提高了15%，性能提高了10-15%，能源效率也提高了20-25%。 ，這個工藝還在研發中，台積電也會轉向GAA工藝，不過官方沒有提及量產時間，預計要到2024年。 綜合過去的情況來看，從2018年的7nm開始，到2023年3nm工藝，台積電在晶圓代工市場上的壟斷性優勢能持續5年，這期間台積電幾乎主導了7nm/5nm/3nm工藝市場，客戶是一邊倒，三星也沒機會搶到多少。 2nm節點之後，三星會追上來，其他公司如Intel、中芯國際還不好說，不過台積電那時候的獨霸優勢應該會縮小。 作者：憲瑞來源：快科技

最近幾天，半導體行業出了一件大事，Intel宣布7nm工藝延期，導致公司股價大跌，而AMD及台積電兩家公司股價創造了歷史新高，他們在先進工藝上暫時是領先的。 Intel現在遇到的工藝延期問題有多方面原因，技術、人才、管理上都可以找到一堆理由，但是還有一個因素不容忽視，那就是先進工藝越來越燒錢了。 之前的數據顯示，28nm工藝開發一款芯片的費用不過5130萬美元，16nm工藝就超過1億美元，10nm工藝要1.74億美元，7nm工藝要3億美元。 現在Intel、台積電、三星等公司的競爭已經進入5nm以下節點，設計芯片的費用更是水漲船高，IBS數據顯示5nm工藝要4.36億美元，3nm工藝更是要6.5億美元，換算下來就是46億元。 這還只是芯片設計的費用，也就是從紙面到流片的價格，算上後期的生產，價格還要繼續增長，全球也沒多少公司能承受得起這樣的價格。 與之對應的是，成本數倍甚至數十倍增長的同時，先進工藝帶來的收益越來越小，從7nm升級到5nm，台積電數據顯示同性能下功耗降低了30%，同功耗下性能提升15%，倒是晶體管密度可以大漲80%。 作者：憲瑞來源：快科技

Intel這幾年雖然在製造工藝上步伐慢了很多，但是說起半導體前沿技術研究和儲備，Intel的實力仍是行業數一數二的。 在近日的國際超大規模集成電路會議上，Intel首席技術官、Intel實驗室總監Mike Mayberry就暢談了未來的晶體管結構研究，包括GAA環繞柵極、2D MBCFET多橋-通道場效應管納米片結構，乃至最終擺脫CMOS。 FinFET立體晶體管是Intel 22nm、台積電16nm、三星14nm工藝節點上引入的，仍在持續推進，而接下來最有希望的變革就是GAA環繞柵極結構，重新設計晶體管底層結構，而且可以做得很小(nanowire納米線)，也可以做得很寬(nanosheet納米片)。 這方面比較高調的當屬三星，早就宣布將在3nm工藝節點上應用GAA結構。台積電、Intel則沒有公布或確定具體計劃。 在會議問答階段，有記者問起Mike Mayberry，納米線、納米帶(nanoribbon)結構的晶體管何時能夠投入大規模量產，他表示雖然沒有明確的路線圖，但粗略估計未來5年內有戲。 根據早先公布的模糊路線圖，Intel未來將每兩年進行一次工藝節點重大升級，而每一代工藝都會有+、++兩次優化增強，2021年是7nm，首發用於高性能計算GPU Ponte Vecchio，2023年預計進入5nm並同時有7nm++，2025年轉入3nm並同時有5nm++。 按照Mike Mayberry給出的時間表，如果樂觀激進的話，Intel有望在3nm工藝上應用全新的納米結構晶體管，或者慢一點的話到時候還是5nm。 他還展望了更遙遠的未來，2030年前有望進入神經擬態(neuromorphic)的計算時代，而至於量子計算，可能要2030-2035年才能真正投入商用。 視頻會員活動匯總>>作者：上方文Q來源：快科技

最近半導體市場上風雲波詭，美國封禁華為、全球疫情導致經濟下滑等因素影響着半導體發展前景，此前有傳聞稱台積電因此延期先進製程工藝，其中3nm延期了半年到明年Q1季度才試產，不過官方否認了這一消息。 台積電3nm是5nm之後的下一代節點，官方信息顯示3nm工藝晶體管密度達到了破天荒的2.5億/mm²，而5nm工藝不過是1.8億/mm2，而3nm性能較5nm提升7%，能耗比提升15%。 工藝上，台積電評估多種選擇後認為現行的FinFET工藝在成本及能效上更佳，所以3nm首發依然會是FinFET晶體管技術。 日前有傳聞稱，美國打壓華為，導致先進工藝需求放緩，台積電不僅減少了7nm、5nm工藝的產能，同時3nm工藝也延期2個季度，到2021年Q3季度才會風險試產，整體進度也會因此晚上半年。 不過台積電今天否認傳聞，表示一切按照計劃進行，3nm工藝如期在2021年Q1季度試產，2022年下半年正式量產。 作者：憲瑞來源：快科技

三星今日在一季度財報中確認，將於今年第二季度，也就是在7月開始之前投入5nm EUV的大規模量產工作。 三星表示，藉此，其將加強在EUV（極紫外光刻）技術領域的領導地位。 同時，三星此次還預告，他們還將專注於3nm GAAFET(環繞柵級場效應晶體管)的開發，也就是放棄華人科學家胡正明教授的FinFET（鰭式場效應晶體管）。 另外，三星提到很重要一點，下半年，其晶圓業務將不再僅僅聚焦於手機芯片，而將更多關注消費計算領域。 外媒謹慎猜測，這是暗示三星拿到了處理器、顯卡等產品的訂單，AMD似乎不太可能，最可能的對象就是NVIDIA了。 關於NVIDIA Ampere（7nm）和Hopper（5nm）代工訂單的歸屬，一直眾說紛紜，不知道在5月14日晚9點的NVIDIA GTC上，老黃會否給出最終答案。 作者：萬南來源：快科技

盡管2020年全球半導體行業會因為疫情導致下滑，但台積電的業績不降反升，掌握着7nm、5nm先進工藝的他們更受客戶青睞。今天的財報會上，台積電也首次正式宣布3nm工藝詳情，預定在2022年下半年量產。 台積電原本計劃4月29日在美國舉行技術論壇，正式公布3nm工藝詳情，不過這個技術會議已經延期到8月份，今天的Q1財報會議上才首次對外公布3nm工藝的技術信息及進度。 台積電表示，3nm工藝研發符合預期，並沒有受到疫情影響，預計在2021年進入風險試產階段，2022年下半年量產。 在技術路線上，台積電評估多種選擇後認為現行的FinFET工藝在成本及能效上更佳，所以3nm首發依然會是FinFET晶體管技術。 在3nm節點上，台積電最大的對手是三星，後者押注3nm節點翻身，所以進度及技術選擇都很激進，將會淘汰FinFET晶體管直接使用GAA環繞柵極晶體管。 根據三星的信息，相較於7nm FinFET工藝，3nm工藝可以減少50%的能耗，增加30%的性能。 至於量產時間，三星之前計劃在2021年量產，不過因為疫情影響，現在也推遲到了2022年，但沒有明確是上半年還是下半年，他們與台積電誰能首發3nm工藝還沒定論。 隨着3nm工藝的臨近，人類正在逼近硅基半導體的極限，此前台積電有信心將工藝推進到2nm甚至1nm，但還是紙面上的，相關技術並沒有走出實驗室呢。 如果不能解決一系列難題，3nm工藝很有可能是未來CPU等芯片的極限了。 作者：憲瑞來源：快科技

台積電3nm工藝總投資高達1.5萬億新台幣，約合500億美元，光是建廠就至少200億美元了，原本計劃6月份試產，現在要延期到10月份了。 在半導體公司進入10nm節點之後，全球有能力有機會跟進的只剩下Intel、台積電、三星三家公司了，其中三星的3nm工藝將轉向GAA環繞柵極晶體管工藝，台積電的3nm相對保守些，第一代還是FinFET工藝。 台積電原本在4月份舉行技術論壇會議，揭秘3nm工藝的計劃，不過因為疫情影響，現在已經延期到了8月底。 此外，3nm工藝的試產計劃恐怕也要延期了，原計劃在6月份風險試產，但是因為最新疫情的蔓延，半導體裝備及安裝人員都無法按期完成，試產時間將延期到10月份。 相應地，台積電南科18廠的3nm生產線也會順延一個季度，原本在10月份安裝設備，現在也要到2021年初了。 不過對台積電來說，今年最大的風險還是5nm工藝，正常情況應該是在Q2季度末，也就是6月份開始量產蘋果的A14處理器，還有華為的麒麟1020處理器，但是因為疫情導致供應鏈及需求放緩，此前傳聞蘋果A14處理器要延期3個月量產拉貨，這將影響台積電Q3季度運營表現。 作者：憲瑞來源：快科技

由於受到全球疫情影響，台積電宣布原本4月29日在美國舉行的技術論壇延期，這次論壇本來是要公布台積電3nm技術的。 台積電去年宣布投資200億美元推進3nm工藝，目前已經在前期的建廠准備中，預計最快2022年量產，比之前預告的2023年量產要提前一年。 在3nm節點上，三星已經搶先一步，去年就宣布了3nm GAE工藝，將在3nm節點放棄FinFET晶體管，轉向GAA環繞柵極晶體管工藝，比7nm工藝，3nm GAE工藝號稱可將核心面積減少45%，功耗降低50%，性能提升35%。 台積電的3nm很可能沒三星這麼激進，之前的消息稱3nm節點會繼續用FinFET工藝，在第二代3nm或者2nm節點才會升級到GAA晶體管技術。 原本3nm工藝的秘密會在4月29日的台積電美國技術論壇上揭秘，不過現在要推遲到8月24日了，在聖克拉拉舉行技術論壇，8月25日則會緊接着舉行開放創新平台論壇。 作者：憲瑞來源：快科技

作為全球唯一能生產EUV光刻機的公司，荷蘭ASML公司去年出售了26台EUV光刻機，主要用於台積電、三星的7nm及今年開始量產的5nm工藝，預計今年出貨35台EUV光刻機。 目前ASML出貨的光刻機主要是NXE:3400B及改進型的NXE:3400C，兩者基本結構相同，但NXE:3400C採用模塊化設計，維護更加便捷，平均維修時間將從48小時縮短到8-10小時，支持7nm、5nm。 此外，NXE:3400C的產能也從之前的125WPH（每小時處理晶圓數）提升到了175WPH。 不論NXE:3400B還是NXE:3400C，目前的EUV光刻機還是第一代，主要特點是物鏡系統的NA（數值孔徑）為0.33。 根據光刻機的分辨率公式，NA數字越大，光刻機精度還會更高，ASML現在還研發NA 0.55的新一代EUV光刻機EXE:5000系列，主要合作夥伴是卡爾蔡司、IMEC比利時微電子中心。 EXE:5000系列的下一代光刻機主要面向後3nm時代，目前三星、台積電公布的製程工藝路線圖也就到3nm，2nm甚至1nm工藝都還在構想中，要想量產就需要新的製造裝備，新一代EUV光刻機是重中之重。 根據ASML的信息，EXE:5000系列光刻機最快在2021年問世，不過首發的還是樣機，真正用於生產還得等幾年，樂觀說法是2023年或者2024年才有可能看到NA 0.55的EXE:5000系列光刻機上市。 作者：憲瑞來源：快科技

在IEDM（IEEE國際電子設備會議上），有合作夥伴披露了一張號稱是Intel 9月份展示的製造工藝路線圖，14nm之後的節點一覽無余，甚至推進到了1.4nm。 讓我們依照時間順序來看—— 目前，10nm已經投產，7nm處於開發階段，5nm處於技術指標定義階段，3nm處於探索、先導階段，2nm和1.4nm還在預研。節奏方面，從今年的10nm開始，Intel將以兩年的間隔來革新製程工藝，即2021年7nm EUV、2023年5nm、2025年3nm……所以理論上，1.4nm需要等到2029年，尺度上也就是12個硅原子大小。 10nm+++證實 從Intel的規劃不難看出，每一代工藝都至少要經歷「+「和「++」兩次迭代改進，只有10nm是個例外，由於14nm的反復優化，10nm被迫延期，所以當前的10nm其實已經是10nm+，故明年會推出10nm++，2021年還有10nm+++。 向下移植 當前，Intel的芯片設計往往會考慮製程能力，也就是同步研發。但Intel將可能的延期問題考慮進來，引入「向下移植」特性，也就是說，初期以7nm為藍本設計的處理器方案，同樣可以使用10nm+++來製造。不過，Intel已經表示，將盡快實現芯片設計和工藝節點的分離。 按照日前Intel CEO司睿博在瑞信大會上的說法，Intel 7nm首批產品確定會在2021年第四季度推出，相較於10nm，有着兩倍的晶體管密度。 文章糾錯 作者：萬南來源：快科技

昨天我們才報導過台積電現在5nm的良品率已經超過50%的消息，目前台積電的5nm工藝其實還處於風險試產階段，但良品率已經超過了7nm工藝投產初期，預計明年7月份會進入大規模量產階段，現在我們又看到了台積電更下一個工藝節點，3nm的消息。 Digitimes的采訪了台積電業務和晶圓廠業務高級副總裁王建光，它表示台積電以達到甚至超越摩爾定律為目標，他們已經在計劃未來的3nm節點製造，並承諾將在2022年開始大規模量產，而根據此前的消息，他們今年10月份才開始著手3nm廠房的建設，最初計劃是在2023年才開始交付3nm工藝的，目前來看晶圓廠的建設和3nm的研發進度都不錯。 我們有望在2022年年底看到採用台積電3nm工藝製作的第一批產品，蘋果和海思應該會是首批客戶，兩年後我們可能就能用上使用3nm處理器的手機了。 ...

雖然半導體工藝提升越來越困難，但是被譽為天字一號代工廠的台積電，這幾年卻仿佛打了雞血，進展神速，讓Intel、三星都望塵莫及。 現在，台積電7mm工藝已經大范圍普及，幾乎成為旗艦乃至主流芯片的標配，率先應用EUV極紫外光刻的第二代7nm+也已經規模量產，並得到了華為麒麟990 5G等的採納，下一站自然就是5nm，而再往後就是3nm，甚至規劃好了2nm。 台積電早就多次重申，會在明年開始量產5nm，而根據台積電晶圓廠業務高級副總裁JK Wang的最新說法，台積電會在2022年開始3nm工藝的規模量產。 注意，台積電說的是大規模批量生產3nm，也就是可以滿足多家客戶、不同產品的上市需求，代表工藝無論產量還是良品率都會真正成熟，這是非常可怕的。 事實上，台積電原計劃在2023年量產3nm，現在居然提前了一年。Intel還在掙扎提升10nm，三星7nm也還未完全鋪開，後續工藝更是各種「馬甲」。 預計華為、蘋果、賽靈思乃至是AMD等大客戶都會快速跟進台積電3nm，順利的話2022年晚些時候的iPhone、Mate手機都能用上呢。 文章糾錯 作者：上方文Q來源：快科技

台積電的下一個節點工藝5nm目前進展順利，在明年第二季度將會大規模量產5nm工藝，沒什麼意外的話蘋果明年的A14處理器就會使用台積電5nm製程，與此同時更先進的工藝也在准備中，台積電的下一個工藝節點就是3nm。 台積電目前在矽製作工藝上一直非常激進，在先進工藝上投入了大量的資金，現在已經達到或者超過Intel在半導體工藝上的投入了，這主要是因為目前市場對先進位作工藝的需求，而且台積電也必須保持自己的先進性才能保住這些客戶不讓他們跑到別的地方去。 根據DigiTimes的消息，台積電預計淨在台灣南部科學園收購了30公頃的土地，准備用來建設新的晶圓廠，這個新的晶圓廠有望成為2022年末2023年年初的3nm工藝的生產工廠，台積電其實明年就會開始准備3nm的生產設施和准備，3nm節點是台積電在EUV光刻技術上的第三次嘗試，是在7nm+和5nm之後的重要節點。 就像我們之前知道的那樣，目前的FinFET已經不能滿足於3nm節點時代的生產了，業界目前計劃引入新的GAA（閘極全環 Gate-all-around）技術。但不能排除TSMC和Intel會繼續使用生產更容易、成本更加低的FinFET，因為它尚有潛力可以被挖掘，而三星已經計劃在3nm上面引入GAA技術了。WikiChip更加傾向於TSMC會繼續在3nm節點上面使用FinFET，而會在隨後的工藝節點中引入GAA技術。 ...

台積電的7nm工藝現在已經非常成熟了，除了手機處理器和之前的Radeon VII顯卡，現在大規模的7nm CPU和GPU也正在前來。所以我們的目光情不自禁的轉到下一代工藝上，台積電的下一個工藝節點是5nm工藝，現在已經有很多消息放出，甚至還有3nm工藝的消息。現在，台積電更宣布開始2nm工藝的研發了，它也是全球第一個宣布開始研發2nm工藝的廠商。 據tweaktown報導，雖然AMD剛宣布推出7nm工藝製程下的Ryzen 3000系列處理器和Radeon RX 5700系列顯卡核心，但是台積電這邊已經決定是時候開始研發2nm工藝了，並且台積電方面表示，用於研發2nm工藝的工廠將選址於台灣新竹。 圖片來源：tweaktown 當然，在2nm到來之前，我們還將經歷5nm和3nm的工藝節點。5nm方面，台積電之前已有宣稱他們的5nm工藝已經進入了試產階段。台積電表示，5nm工藝採用極紫外光微影技術，良品率也有優異的表現，與台積電前幾代製程工藝相比，在相同的階段達到了最佳的技術成熟度。據稱，蘋果A14處理器、AMD Zen 4架構處理器均有可能是第一批使用上5nm工藝節點的晶片。 3nm方面，台積電的3nm晶圓廠坐落在台灣南科園區，占地28公頃，位置緊鄰台積電的5nm工廠。根據台積電的資料，他們的3nm項目投資超過6000億新台幣，約為194億美元或者1347億人民幣，2020年開始建廠，2021年完成設備安裝，預計2022年底到2023年初量產。 ...

三星的芯片製造能力一直很強，其芯片業務也一直是三星集團營業利潤的最大貢獻者，今年Q1季度的6.2萬億韓元的總利潤里，芯片業務就貢獻了4.12萬億韓元。上月早些時候，三星宣布將在未來10年內向其處理器業務投資1200億美元，該公司還宣布成功為客戶開發EUV 5nm工藝。現在最新的消息稱，三星在其三星鑄造論壇活動上表示，將在2021年將突破性的處理器技術推向市場，可以將性能提高35％，同時將功耗降低50％。 據cnet報道，這種技術被稱為gate all around，簡稱GAA，是基於對最基本的電子元器件的改造，它將重新塑造芯片核心的晶體管，使它們更小更快。當這些基於新技術的芯片於2021年問世時，這將成為三星與其競爭對手英特爾和台積電競爭的重要一步。 「GAA將標志着我們代工業務的新時代，」加利福尼亞州聖克拉拉市的代工業務營銷副總裁Ryan Lee這樣表示到。 基於GAA技術的芯片將使電路跨入3nm的大門，據悉，首批3nm芯片是針對智能手機和其他移動設備的，將於2020年進行測試，批量生產將於2021年完成。而對於性能要求更高的芯片（如圖形處理器和數據中心的AI芯片），將於2022年到來。 英特爾和台積電沒目前沒有對此發表評論。 處理器的進步有很多方面，但縮小電路元件的尺寸一直是關鍵。今天三星製造的芯片已經可以使用7nm工藝，Ryan Lee表示，三星正在改進7nm工藝，採用6nm，5nm和4nm變體，但GAA將讓三星將電路縮小到3nm，這還不是全部。Ryan Lee預測，GAA改進將導致2nm工藝可以實現，之後將是1nm的未來技術，然後，他預計尺寸會更小。 「我確信將有超過1nm的新技術，」Ryan Lee說「我不確定是什麼樣的結構，但它會出現。」 來源：超能網

在之前的一篇有問有答中，我們解釋過先進半導體工藝對CPU性能的影響，通常來說製程工藝越先進，芯片晶體管集成度越高，核心面積越小，成本越低，而性能會更強，不過這個說法是針對單一芯片而言的，如果放到全局來考慮就不一樣了。台積電、三星此前都宣佈了5nm EUV工藝，據悉蘋果明年的A14處理器就會用上5nm EUV工藝，再下一代可能就是3nm工藝了，但是使用先進工藝的代價也是極高的，雖然晶體管密度會有數倍提升，但是總的芯片成本也從會16nm工藝的16美元左右增長到30美元。 在全球半導體製造廠商中，有能力也有資金進軍10nm以下節點的工廠就剩下英特爾、台積電、三星了，其中英特爾是自產自銷，代工廠商只有三星、台積電可選，這兩家公司在下一代工藝上也競爭激烈，工藝路線圖已經規劃到了5nm、3nm級別，而且用於建廠的投資都是200億美元級別的，投資巨大。 即便是進入到5nm、3nm工藝，製程提升帶來的性能進步越來越小，台積電、三星公佈的5nm工藝晶體管性能提升只有15-20%左右的水平，而摩爾定律的失效引發的問題不只是性能提升不盡如人意，還有成本的大幅上漲，這個問題可能比性能提升更麻煩。 IBS公司此前基於蘋果A系列處理器做過模擬，預估蘋果在升級到10nm、7nm、5nm及3nm工藝之後的A系處理器晶體管密度、芯片面積、芯片成本等問題，其中16nm工藝下，芯片核心面積及約為125mm2，晶體管數量33億，每個晶圓毛產量478片，淨產量是359.74篇，晶圓報價是5912美元，算下來每10億晶體管成本約為4.98美元，核心成本則是16.43美元。 從16nm到10nm到5nm再到3nm，晶體管一路提升，從16nm的33億增長到3nm的141億，晶體管密度是不斷增加的，同時蘋果處理器的核心面積會縮小，不過10nm之後會維持在83-85mm之間，也導致每片晶圓產出的核心數量穩定在510到540片左右。 但是製程工藝越先進，難度越來越高，導致晶圓代工的價格大幅上升，從16nm工藝的5912美元一路漲到7nm的1萬美元再到3nm工藝的1.5萬美元，這也導致了5nm、3nm工藝的芯片成本漲到24、30美元，其中3nm工藝下接近16nm工藝成本的兩倍了。 考慮到16nm到3nm工藝之間歷經多代工藝升級，兩倍成本似乎不是不能接受，但是要考慮到電子產品在摩爾定律的支持下原本是要快速降低成本的，隨着時間的推移，電子產品價值也是在降低的，所以芯片成本翻倍上漲對蘋果以及其他廠商的考驗是非常大的。 此外，這里談的還是芯片的製造成本，研發成本也是隨着工藝進步大幅提升的，專業網站Semiengingeering之前刊發過一篇文章，介紹了不同工藝下開發芯片所需要的費用，其中28nm節點上開發芯片只要5130萬美元投入，16nm節點需要1億美元，7nm節點需要2.97億美元，到5nm節點就是5.4億美元了，3nm工藝的設計費用現在還是未知數，按照這個比例算下去漲到10億美元也不是不可能。 如果算上研發、設計、流片等成本，未來5nm、3nm工藝的芯片成本恐怕要高到讓人咋舌了，能夠跟進最先進工藝的廠商只會越來越少。 來源：超能網