我們目前還不清楚將要在下個月隨著AMD Ryzen 3000系列處理器一同走向大眾領域的PCIe 4.0會對我們的日常應用帶來多大的提升，更不要說此前剛剛完成的PCIe 5.0。但是顯然PCI-SIG並不滿足於當前的技術，於是推出了PCIe 6.0。
圖片來源：PCI-SIG
根據Tom’sHardware和PCI-SIG的消息，PCIe 6.0接口將此前用於PCIe 3.0/4.0和5.0的NRZ 128b/130b編碼方案切換到了PAM4(脈沖幅度調制)編碼。PAM4編碼方案目前在網絡當中廣泛應用。PAM4使用前向糾錯（FEC）來提升傳輸速率，前向糾錯是一種通過提供恆定的糾錯數據流來糾正鏈路中信號錯誤的方法，目前廣泛用於對數據完整性非常重要，並且沒有時間進行重傳的情況下（例如為DisplayPort 1.4提供VESA顯示流壓縮技術）。切換到PAM4後，通過增加傳輸的數據量而不用增加頻率，信號損失要求也不會增加。PCIe 6.0將具有與PCIe 5.0相同的36dB損耗。
實際應用當中，PCIe 6.0 x16插槽可以提供256GB/s的數據吞吐量，Gigatransfer速率提升了一倍，達到64GT/s。更大的帶寬和數據吞吐量可以讓相關設備在不影響性能的前提下占用更少的通道數，也就是說可以有效增加設備總數。
圖片來源：Tom’s Hardware
另外，PCIe 6.0的工作頻率為64 GHz，而PCIe 4.0和PCIe 3.0的工作頻率分別為16 GHz和8 GHz。
PCI-SIG表示，PCIe 6.0規范將於2021年完工，這意味著PCI-SIG將在五年內把PCIe的帶寬提高8倍，相關產品最快將會在2020年面世，並可以向後兼容現有的PCIe接口。
在新聞發布會當中，PCI-SIG還對目前的PCIe規范性測試和硬體推廣等方面進行了更新。PCIe 4.0一致性測試將於今年8月開始，這將有利於進一步加速PCIe 4.0相關設備的普及，PCIe 5.0一致性測試目前仍然開發當中。
來源：超能網
