關於順序邏輯電路設計的教程，快收藏起來吧

與當時根據輸入的實際信號改變狀態的組合邏輯電路不同，順序邏輯電路具有某種形式的內置「存儲器」。

這意味著順序邏輯電路能夠考慮其先前的輸入狀態以及實際存在的輸入狀態，因此順序電路會涉及某種「之前」和「之後」效果。

換句話說，「順序邏輯電路」的輸出狀態是以下三個狀態的函數：「當前輸入」，「過去輸入」和/或「過去輸出」。順序邏輯電路會記住這些條件，並保持固定在其當前狀態，直到下一個時鐘信號改變一種狀態為止，從而為順序邏輯電路提供了「存儲」。

順序邏輯電路通常被稱為兩個狀態或雙穩態設備，可以將其輸出或輸出設置為兩種基本狀態之一，即邏輯電平「 1」或邏輯電平「 0」，並且將保持「鎖存」狀態（因此得名）在當前狀態或條件下無限期地鎖存），直到施加了一些其他輸入觸發脈衝或信號，這將導致雙穩態再次改變其狀態。

順序邏輯表示

「順序」一詞是指事情以一種「順序」發生，一個接一個地發生，在順序邏輯電路中，實際的時鐘信號決定了接下來什麼時候發生。簡單的時序邏輯電路可以由標準的雙穩態電路構成，例如：觸發器，鎖存器和計數器，它們本身可以通過以特定組合方式將通用與非門和/或或非門簡單地連接在一起以產生所需的時序電路而製成。

順序邏輯的分類

由於標準邏輯門是組合電路的組成部分，所以雙穩態鎖存器和觸發器是順序邏輯電路的基本組成部分。順序邏輯電路可以構造為產生簡單的邊沿觸發觸發器，或者產生更複雜的順序電路，例如存儲寄存器，移位寄存器，存儲設備或計數器。無論哪種方式，順序邏輯電路都可以分為以下三個主要類別：

• 1.事件驅動 –啟用後立即改變狀態的異步電路。
• 2.時鐘驅動 –與特定時鐘信號同步的同步電路。
• 3.脈衝驅動 –這是對觸發脈衝作出響應的兩者的組合。

除了上述邏輯電平「 1」和邏輯電平「 0」所提到的兩個邏輯狀態之外，還引入了第三個元素，該元素將順序邏輯電路與其組合邏輯對應物tiME分開。復位後，順序邏輯電路將返回到其原始穩態，具有迴路或反饋路徑的順序電路實際上被稱為「循環」的。

現在我們知道，在時序電路中，變化僅在時鐘信號的施加下才發生，從而使其變為同步，否則電路是異步的，並且取決於外部輸入。為了保持其當前狀態，順序電路依賴於反饋，當一部分輸出反饋到輸入時會發生這種情況，這表現為：

順序反饋迴路

兩個逆變器或NOT被連接在與輸出串聯柵極Q反饋到輸入端。不幸的是，這種配置永遠不會改變狀態，因為輸出將始終是相同的，無論是「 1」還是「 0」，它都是永久設置的。但是，我們可以通過檢查最基本的順序邏輯組件（稱為SR觸發器）來瞭解反饋的工作原理。

SR觸發器

所述SR觸發器，也稱為SR鎖存器，可以被認為是最基礎的時序邏輯電路可能之一。這個簡單的觸發器基本上是一個具有一個位的存儲器雙穩態器件，具有兩個輸入，一個輸入將「設置」該設備（表示輸出=「 1」），並標記為S，另一個標記為「復位」該設備。 （意味著輸出=「0」），標記為[R 。

然後，SR描述代表「設置-重置」。復位輸入使用輸出Q將觸發器復位到其原始狀態，該輸出Q將根據設置/復位條件為邏輯電平「 1」或邏輯「 0」。

基本的NAND門SR觸發器電路將兩個輸出的反饋都反饋到其相對的輸入，通常用於存儲電路中以存儲單個數據位。然後，SR觸發器實際上具有三個輸入，即Set，Reset和與其當前狀態或歷史有關的當前輸出Q。術語「觸發器」涉及設備的實際操作，因為它可以「翻轉」為一種邏輯設置狀態或「翻轉」為相反的邏輯復位狀態。

NAND門SR觸發器

製作任何基本的單比特置位復位SR觸發器的最簡單方法是將一對交叉耦合的2輸入NAND門連接在一起，以形成置位復位雙穩態，也稱為有源LOW SR NAND門。鎖存，以便從每個輸出到其他NAND門輸入之一的反饋。該器件由兩個輸入組成，一個稱為Set，S，另一個稱為Reset，R，具有兩個對應的輸出Q及其反或補Q（非Q），如下所示。

基本SR觸發器

設定狀態

考慮上面顯示的電路。如果輸入R處於邏輯電平「 0」（R = 0）並且輸入S處於邏輯電平「 1」（S = 1），那麼與非門Y 的輸入之一至少為邏輯「 0」，其輸出Q必須為邏輯電平「 1」（與非門原理）。輸出Q也被反饋到輸入「
A」，因此「與非」門X的兩個輸入均處於邏輯電平「 1」，因此其輸出Q必須處於邏輯電平「
0」。

再次是「與非」門原理。如果復位輸入R改變狀態，並在邏輯電平為「 1」時S保持高電平的狀態下變為邏輯「 1」，則與非門Y輸入現在為R =「 1」且B =「 0」。由於其輸入之一仍為邏輯電平「 0」，因此Q處的輸出仍為邏輯電平「
1」時保持高電平，並且狀態不變。因此，觸發器電路被稱為「鎖存」或「置位」，且Q =「 1」且Q =「 0」。

重置狀態

在此第二穩定狀態下，Q處於邏輯電平「 0」（不是Q =「 0」），其在Q處的反向輸出處於邏輯電平「 1」（Q =「 1」），由R = 「 1」且S =「 0」。由於門X的輸入之一為邏輯「 0」，因此其輸出Q必須等於邏輯電平「 1」（再次與非門原理）。輸出Q反饋到輸入「
B」，因此「與非」門Y的兩個輸入都為邏輯「 1」，因此Q =「 0」。

如果設置的輸入S現在將狀態更改為邏輯「 1」，而輸入R保持為邏輯「 1」，則輸出Q仍保持為邏輯「
0」，並且狀態不變。因此，觸發器電路的「復位」狀態也已被鎖存，我們可以在下面的真值表中定義此「設置/復位」動作。

設置復位功能的真值表

可以看出的是，當兩個輸入小號=「1」和- [R =「1」的輸出Q和Q可以在任一邏輯電平「1」或「0」，這取決於輸入的狀態小號或- [R在此之前輸入條件存在。因此，S = R =「
1」的條件不會改變輸出Q和Q的狀態。

但是，S =「 0」和R =「 0」的輸入狀態是不希望的或無效的條件，必須避免。的條件S = – [R
=「0」使得兩個輸出Q和Q為HIGH一起是處於邏輯電平「1」時，我們通常會希望Q是的逆Q。結果是觸發器失去了對Q和Q的控制，並且如果在此條件之後將兩個輸入再次切換為「高」，則邏輯為「 1」，則觸發器將變得不穩定，並基於以下狀態切換為未知數據狀態：如下開關圖所示。

SR觸發器開關圖

這種不平衡會導致其中一個輸出的切換速度比另一個輸出的切換速度快，從而導致觸發器切換到一個狀態或另一個狀態，而這可能不是必需的狀態，並且會存在數據損壞的情況。這種不穩定狀態通常稱為其亞穩態。

然後，可以通過將邏輯「 0」，（LOW）條件施加到其置位輸入來設置簡單的「與非」門SR觸發器或「與非」門SR鎖存器，然後通過將邏輯「
0」應用於其復位輸入來再次進行復位。如果置位和復位輸入均被同時激活，則SR觸發器被稱為處於「無效」狀態（亞穩態）。

如上所述，基本的NAND門SR觸發器需要邏輯「
0」輸入才能將狀態從Q翻轉到Q或反之亦然。但是，我們可以將這種基本的觸發器電路更改為通過施加正向輸入信號來改變狀態的電路，並添加兩個額外的與非門，作為反相器連接到S和R輸入，如圖所示。

正與非門SR觸發器

除了使用「與非」門外，還可以使用以相同配置連接的兩個交叉耦合的「或非」門構造簡單的一位SR觸發器。該電路將以與上述NAND門電路類似的方式工作，不同之處在於，輸入為高電平有效，並且當兩個輸入均為邏輯電平「
1」時，存在無效條件，如下所示。

或非門SR觸發器

開關去抖電路

邊沿觸發的觸發器需要良好的乾淨信號轉換，這種置位復位電路的一種實際用途是用作鎖存器，以幫助消除機械開關的「反彈」。顧名思義，當操作任何機械操作的開關，按鈕或小鍵盤的觸點且內部開關觸點未完全閉合時會發生開關彈跳，但是在按下開關時先合彈，然後再閉合（或斷開） 。

這會產生一系列單個脈衝，這些脈衝可能長達數十毫秒，電子系統或電路（例如數字計數器）可能會視為一系列邏輯脈衝，而不是一個較長的單個脈衝，並且行為不正確。例如，在該反彈期間，輸出電壓可能會劇烈波動，並且可能會記錄多個輸入計數，而不是一個計數。然後，可以使用置位復位SR觸發器或雙穩態鎖存電路來消除此類問題，下面對此進行說明。

SR觸發器開關去抖電路

根據輸出的當前狀態，如果按下設置或重置按鈕，則輸出將以上述方式進行切換，並且開關機械作用產生的任何其他多餘輸入（反彈）都不會影響輸出。Q。

當按下另一個按鈕時，最先的接觸將導致閂鎖改變狀態，但是任何其他機械開關彈跳也將無效。然後，可以在短時間（例如0.5秒）後自動將SR觸發器復位，以便註冊來自同一開關觸點的任何其他有意重複輸入，例如鍵盤「 RETURN」鍵的多個輸入。

MAX6816，單輸入，MAX6817，雙輸入和MAX6818八路輸入開關去抖動器IC是專門為克服開關抖動問題而專門製造的通用IC。這些晶片包含必要的觸發器電路，以提供機械開關與數字系統的乾淨接口。

置位-復位雙穩態鎖存器還可以用作單穩態（單脈衝）脈衝發生器，以產生某個指定寬度或時間段的高或低單個輸出脈衝，以用於定時或控制目的。74LS279是一個Quad
SR雙穩態鎖存IC，在單個晶片中包含四個單獨的NAND型雙穩態，可輕鬆構建開關去抖動或單穩態/穩定時鐘電路。

Quad
SR雙穩態閂鎖74LS279

門控或時鐘S​​R觸發器

有時在順序邏輯電路中希望有一個雙穩態SR觸發器，該觸發器僅在滿足某些條件時才改變狀態，而與置位或復位輸入的條件無關。通過將2輸入與門與SR觸發器的每個輸入端子串聯連接，可以創建門控SR觸發器。此額外的條件輸入稱為「啟用」輸入，並以「 EN 」作為前綴。此輸入的增加意味著Q處的輸出僅在其為HIGH時才改變狀態，因此可以用作時鐘（CLK）輸入，使其對電平敏感，如下所示。

門控SR觸發器

當使能輸入「EN」為邏輯電平「0」，兩者的輸出與門也處於不管兩個輸入的條件的邏輯電平「0」，（與門原則）小號和- [R ，鎖存兩個輸出Q和Q進入最後一個已知狀態。當使能輸入「 EN」變為邏輯電平「
1」時，電路將作為正常的SR雙穩態觸發器作出響應，兩個「與」門對置位和復位信號透明。

該附加的使能輸入也可以連接到時鐘定時信號（CLK），從而將時鐘同步添加到觸發器，從而創建有時稱為「時鐘SR觸發器」的時鐘。因此，門控雙穩態SR觸發器用作標準雙穩態鎖存器，但僅在邏輯「 1」施加到其EN輸入並被邏輯「 0」禁用時才激活輸出。

#電路設計##科技曼曼談##電子工程師##存儲器##科技頭條#

來源：kknews關於順序邏輯電路設計的教程，快收藏起來吧