Tag: 3D垂直緩存

在CES 2022大展上，AMD推出了採用3D垂直緩存（3D V-Cache）技術的Zen 3架構桌面處理器，為每個CCD帶來額外的64MB 7nm SRAM緩存，使得處理器的L3緩存容量由32MB增加到96MB，容量增加到原來的三倍。不過與過往的傳言有所不同，AMD在消費級市場僅有Ryzen 7 5800X3D一款產品，並沒有出現採用3D V-Cache技術的Ryzen 9 5900X3D或Ryzen 9 5950X3D。 此前人們普遍認為，採用3D V-Cache技術的Zen 3處理器是AMD在2022年上半年對抗英特爾第12代酷睿處理器為數不多的手段之一，顯然只有Ryzen 7 5800X3D一款產品是沒有辦法抵擋的。或許製造採用3D V-Cache技術和7nm工藝的Ryzen 5000系列處理器，要比原先預計的要難得多。 台積電擁有非常豐富的先進工藝製造經驗和專業技術，其7nm製程節點的良品率已非常高，所以3D V-Cache技術的加入很可能是影響製造的主要因素。據DigiTimes報導，台積電的3D SoIC技術仍處於起步階段，並沒有實現真正意義上的量產。AMD在更早之前還發布了代號Milan-X、採用3D V-Cache技術的EPYC處理器。考慮到這些伺服器處理器需要更多的CCD，無論市場需求還是利潤都更高，在產能有限的情況下，AMD也會優先分配給伺服器產品線。Ryzen 7 5800X3D更像是象徵意義的產品，或許實際供應量上會比較有限。 傳聞台積電正在建設全新的先進封裝廠，預計今年年底將投入使用，可以為3D...

在CES 2022大展上，AMD推出了採用3D垂直緩存（3D V-Cache）技術的Zen 3架構桌面處理器，即Ryzen 7 5800X3D。這項技術可以為每個CCD帶來額外的64MB 7nm SRAM緩存，使得處理器的L3緩存容量由32MB增加到96MB，容量增加到原來的三倍。此外，代號Milan-X的EPYC處理器也同樣採用了這項技術。 近日，Chips and Cheese測試了帶有3D垂直緩存技術的AMD EPYC 7V73X處理器，涉及緩存延遲等項目，其測試結果也可以給消費級的Ryzen 7 5800X3D處理器作為參照。 AMD EPYC 7V73X處理器擁有64核心128線程，共計768MB的L3緩存，基礎頻率為2.2 GHz，加速頻率為3.5 GHz，TDP為280W。測試中還使用了舊款AMD EPYC 7773X處理器作為對比，同樣是64核心128線程，但L3緩存只有256MB，基礎頻率為2.45 GHz，加速頻率為3.5 GHz，TDP為280W。 測試結果顯示，加入3D垂直緩存技術後，L3緩存的延遲會略有增加，大概3到4個周期。更大的緩存帶來的性能提升，抵消了微小的增長。雖然EPYC 7773X的基礎頻率比EPYC 7V73X更高，但EPYC...

在今年的Computex 2021主題演講上，AMD執行長蘇姿豐博士展示了採用3D垂直緩存（3D V-Cache）技術的Zen 3架構桌面處理器，這是人們第一次看到AMD的這項技術的運用。這項創新的技術可以為每個CCD帶來額外的64MB 7nm SRAM緩存，使得處理器的L3緩存容量由32MB增加到96MB，容量增加到原來的三倍。 近日，AMD已經向美國專利和商標局申請了3D V-Cache商標，這將是面向消費者的堆疊緩存解決方案名稱。在今年Hot Chips 33上，AMD表示這項技術最終將改變未來處理器的設計。 根據AMD官方的介紹，3D垂直緩存技術是基於台積電的SoIC技術。作為一種無損晶片堆疊技術，意味著不使用微凸點或焊料來連接兩個晶片，兩個晶片被銑成一個完美的平面。底層CCX與頂層L3緩存之間是一個完美的對齊，矽通孔可以在沒有任何類型的粘合材料的情況下進行匹配。目前該技術僅用在CPU上，近期代號Milan-X的EPYC處理器發布，意味著3D V-Cache技術正式走向市場。 為了滿足未來的使用需求，一般公司在申請商標的時候，都會涵蓋所有可能涉及的范圍，以更好地保護自己的智慧財產權不受侵犯。在AMD的申請里，共出現了23次「GPU」的字眼，甚至高於「CPU」的12次。根據此前的傳聞，AMD很可能會在Infinity Cache（無限緩存）的設計上引入3D堆棧的設計。或許未來3D V-Cache技術還會有更廣泛的使用，AMD這次申請的技術應用范圍還覆蓋了SoC、SSD、DRAM等。 ...

AMD似乎在CPU和GPU上都大力投資堆棧緩存和小晶片技術，CPU方面，代號Milan-X、基於Zen 3架構和配備3D垂直緩存（3D V-Cache）技術的EPYC處理器已正式發布，而GPU方面，基於CDNA 2架構、採用MCM多晶片封裝的Instinct MI200系列也隨之推出。 AMD在RDNA 2架構GPU上引入了Infinity Cache（無限緩存）技術，GPU實現了更高的訪問效率和帶寬。現有的緩存設計最大達到128MB，提供2 TB/s的帶寬。到了RDNA 3架構上，緩存容量將翻倍，預計Navi 33為256MB，Navi 31為512MB。由於Navi 31採用了MCM多晶片封裝，共有兩個用於計算的小晶片，所以每個計算模塊仍為256MB。 據推特用戶@greymon55透露，Infinity Cache也將轉向3D堆棧的設計，基於RDNA 3架構的GPU很可能就會採用這項技術。這意味著，未來AMD的整個產品線，包括Ryzen、EPYC和Radeon的晶片都將配備3D垂直緩存技術。目前基於CDNA 2架構的GPU是第一個採用MCM多晶片封裝的產品，不過並沒有資料顯示在緩存上有配備3D垂直緩存技術。隨著GPU對帶寬需求的增加，Instinct系列或許也會這麼做。 一直有傳言AMD的RDNA 3架構GPU在性能上會有相當大的飛躍，搭載Navi 3x核心的Radeon RX系列顯卡在性能上比現有產品提高3倍。AMD也會進一步打磨光線追蹤和FidelityFX Super Resolution（FSR）技術，預計AMD Radeon RX 7000系列顯卡將會在2022年年末推出，相信下一代GPU之間的競爭會更加激烈。 ...

在Hot Chips 33上，AMD談及了其3D堆棧技術的發展方向，還分享了3D V-Cache的一些細節。AMD表示，封裝選擇和晶片架構取決於具體產品的性能、功率、面積和成本，AMD稱之為PPAC。如果將已經發布和即將推出的產品包括在內，AMD有14種多層小晶片設計的封裝架構正在進行中。 據ComputerBase報導，AMD負責封裝的高級研究員Raja Swaminathan表示，並非每個解決方案都適合所有產品，未來屬於模塊化設計和匹配協調的封裝。這已經是業界的共識，各個廠商展示的解決方案都證明了這一點。不過所有廠商都關注經濟效益，並非所有方案都適合消費市場，比如配備3D垂直緩存（3D V-Cache）技術的Zen 3架構桌面處理器，至少要有12核心的處理器才會用到。 在六月份，AMD就介紹過其3D垂直緩存技術是基於台積電的SoIC技術。隨著矽通孔（TSV）的增加，未來AMD會專注於更復雜的3D堆疊技術，比如核心堆疊核心，IP堆疊IP，甚至宏塊可以3D堆疊。最終矽通孔的間距會變得非常緊密，以至於模塊拆分、折疊甚至電路拆分都將成為可能，這會徹底改變今天對處理器的認知。 AMD分享了一些使用在Zen 3架構處理器上的3D V-Cache技術的信息，其中使用了3D微突（Micro Bump）和矽通孔互連方案，結合全新的親水介電鍵合與Direct CU-CU鍵合技術。其混合鍵合的間距僅為9u，小於英特爾Forveros互連的10u間距 。 AMD預計其3D Chiplet技術提供3倍的互連能效，以及15倍的互連密度。 ...

在今年的Computex 2021主題演講上，AMD執行長蘇姿豐博士展示了採用3D垂直緩存（3D V-Cache）技術的Zen 3架構桌面處理器。這項創新的技術可以為每個CCX帶來額外的64MB 7nm SRAM緩存，使得處理器的L3緩存容量由32MB增加到96MB，容量增加到原來的三倍。 近日，高級技術研究員Yuzo Fukuzaki發表了一篇文章，闡明了AMD的這項技術在處理器緩存層次結構中的最合理位置。顯然通過3D垂直緩存技術，可以擴展處理器的L3緩存，而不是作為所謂「L4緩存」使用，而16核心的Ryzen 9 5950X處理器共擁有192MB的L3緩存。 作為一顆SRAM晶片，3D垂直緩存晶片採用了7nm工藝製造，尺寸為6×6 m㎡。據推測，3D垂直緩存晶片大約有2300個矽通孔（TSV），單孔直徑約17μm，讓底層CCX與3D垂直緩存晶片緊密相連。Zen 3架構處理器應該在設計之初就考慮到使用3D垂直緩存晶片的可能性，這說明AMD在該技術上已開發多年。 根據此前AMD的官方介紹，3D垂直緩存技術是基於台積電的SoIC技術。作為一種無損晶片堆疊技術，意味著不使用微凸點或焊料來連接兩個晶片，兩個晶片被銑成一個完美的平面。底層CCX與頂層L3緩存之間是一個完美的對齊，矽通孔可以在沒有任何類型的粘合材料的情況下進行匹配。 其CCX做了翻轉（由面向頂部改為面向底部）處理，然後削去了頂部95%的矽，再將3D垂直緩存晶片安裝在上面，讓緩存和核心之間的距離縮短了1000倍，減少了發熱、功耗和延遲。 Yuzo Fukuzaki表示，為了應對Memory Wall（記憶體牆）問題，處理器的緩存設計非常重要。更大容量的緩存在高端處理器上早已成為一種趨勢，而3D垂直緩存技術有助於提供處理器的性能，同時可以解決低良品率問題，更好地控製成本。 ...

AMD在MCM多晶片封裝方面已經有了多年的實踐，而在3D封裝方面他們其實已經和台積電有了許多合作，在今天的台北電腦展發布會的最後，AMD CEO Lisa Su博士宣布了一項相當令人興奮的技術——3D Vertical Cache（3D垂直緩存）。 『 AMD把Chiplet封裝技術與晶片堆疊技術相結合，創造出了3D Chiplet架構，而3D垂直緩存則是這技術的首個實踐。他們在現有的Zen 3架構銳龍5000處理器的CCD上再封進了一個64MB的7nm SRAM，這塊SRAM是直接堆疊CCD晶片上面的，這樣就能把每個CCD的L3緩存容量從32MB增加到96MB，容量增加到原來的三倍。 SRAM與CCD之間通過矽通孔在堆疊的晶片之間傳輸信號和電力，帶寬達到2TB/s，速度非常之快。由於採用了先進的工藝，這塊SRAM非常的薄，它兩邊添加了結構矽，組合之後的晶片做出一個無縫的表面，外觀上和現在的銳龍5000處理器是一模一樣的。 這塊就是採用3D堆疊技術的銳龍9 5900X處理器的原型設計，左邊的晶片上有一塊6mm*6mm的正方形SRAM與CCD結合在一起，在擁有雙CCD的12核或16核銳龍9處理器上就一共擁有192MB的L3緩存。 在加入了3D垂直緩存後，12核的Zen 3銳龍處理器在同頻下《戰爭機器5》的平均幀率提升了12% 整體遊戲性能提升了15% AMD表示會在今年年底前會准備用3D chiplet生產一些高端產品，但沒有明說是什麼東西，不過有可能是銳龍5000XT系列處理器。 ...