Tag: 1.4nm

根據媒體的報導，近日Intel高級副總裁Anne Kelleher在SPIE 2024光學與光子學會議上透露了Intel 14A製程的相關技術細節。 在不久前舉辦的IFS Direct Connect活動中，Intel分享了其“4年5節點”的工藝路線圖的最新進展，並公布了最後一個節點Intel 18A製程之後的計劃，新增了Intel 14A製程技術和數個專業節點的強化版本。 Intel計劃在Intel 14A才導入High-NA EUV曝光設備，在Intel 18A則僅是發展與學習階段。 近日Intel高級副總裁Anne Kelleher在SPIE 2024光學與光子學會議上透露，Intel 14A將會比Intel 18A製程技術的能耗效率提升15%，而強化版的的Intel 14A-E則會在Intel 14A基礎上帶來額外的5%能耗提升。 與Intel 18A製程技術相較，Intel 14A製程技術的電晶體密度將會提升20%。 按照Intel的計劃，Intel 14A製程技術最快會在2026年量產，而Intel 14A-E製程技術則是要到2027年。 不過，至今Intel都沒有宣布任何採用Intel 14A和Intel 14A-E製程技術的產品。 雖然，Intel在晶圓代工市場視台積電為競爭對手。 不過，目前來看，其生產的處理器有越來越多的小晶片交由台積電製造生產，其中還包括最為核心的運算晶片情況下，Intel仍持續會保持與台積電既競爭，又合作的關系。 報導指出，Intel在2023年6月的代工模式投資者網絡研討會上，介紹了內部晶圓代工業務模式的轉變，從2024年第一季開始將設計與製造業務分離，內部設計部門與製造業務部門之間將建立起客戶與供應商的關系，製造業務部門將單獨運營，且財報獨立。 Intel藉此獲得客戶的信賴，希望在2030年之前超越三星，成為晶圓代工領域的第二大廠商。 來源：快科技

“反龍潭科學園區第三期擴建案自救會”爆料稱，在與竹科管理局、台積電的三方會談後，台積電已決定放棄在龍潭建1.4nm晶圓廠計劃。 此前報導顯示，主要為台積電2nm以下製程晶圓廠用地的竹科管理局規劃龍潭科學園區擴建第三期計劃，預計徵收158.59公頃土地，提供約5，900個就業機會. 但因有88%為私人土地，引發當地居民組成“反龍潭科學園區第三期擴建案自救會”，並從10月初開始前往竹科管理局抗議，要求撤回擴建案。 “反龍潭科學園區第三期擴建案自救會”發文指出，竹科管理局、台積電及自救會三方代表進行會談，會中台積電代表明確表示，對因龍潭科學園區第三期擴建案而引發的龐大社會爭議，台積電深感不安，並認同龍潭在地鄉親愛護土地及家園的強烈情懷，決定放棄原本在擴建案內的設廠計劃。 針對自救會發文內容，台積電本周正值法說會前的緘默期，並沒有給予正面響應。但台積電此前有官方回應表示，台積電是科學園區土地的企業租戶，園區規劃為政府權責，尊重居民及主管機關，無法進一步評論。 竹科管理局表示，園區擴建是為引領台灣產業聚落升級，非為單一廠商征地，但將重新調整擴建范圍，兼顧產業發展與民眾權益，以達到雙贏局面，並重新評價計劃用地需求，聽取及整合民眾意見，評價調整擴建計劃范圍，盡最大努力兼顧民眾權益，而原訂10月舉辦的第二次公聽會將延期。 原本龍潭科學園區第三期擴建案攸關台積電1.4nm晶圓廠設廠計劃，原定2026年建廠，並將在2027年至2028年間量產. 依照目前來看，台積電龍潭設廠計劃生變，後續就必須另覓新地電來建造1.4nm新廠。 來源：快科技

更新： Intel現在對此進行了回應，說著張幻燈片並非官方公布的，其實ASML CEO更改了Intel今年9月份一次會議上幻燈片，實際原本展示過的圖中沒有公布各個時間的製程節點數字，造成誤解，原圖如下： Intel曾經提出過經典的Tick-Tock規則，架構和工藝每隔兩年交替升級一次，但是工藝的升級到了14nm就卡住了，14nm當年也延誤了不少，到了10nm更是栽了個大跟鬥，導致台積電直接追了上來，但現在他們嘗試恢復兩年升級一次工藝的節奏，2021年會推出7nm，而之後則是5nm、3nm、2nm和1.4nm。 來自wikichip的消息，在IEEE國際電子設備會議上，ASML執行長Martin van den Brink的演講中有一頁Intel未來工藝線路圖，它顯示了Intel今年有10nm，2021年的7nm和2023年5nm的發展和定義，到了2025年還有3nm，2027年會進化到2nm，而2029年，則會有1.4nm。 而每個節點之間，將會有工藝的改良版本+和++，這樣可以更好的發掘之前工藝節點的潛力，唯一例外的是現在的10nm，因為現在的10nm工藝准確來說應該是10nm+，最初期的10nm是那個只有少量出貨的Cannon Lake，明年會有10nm++，而2021年則是10nm+++，同年Intel也會推出7nm EUV工藝。 而且這張幻燈片上也有提到反向移植，他們設計晶片時會同時兼容新和舊兩種工藝，如果新工藝進展順利的話就直接使用新工藝生產，如果進展不順利的話只需要較少的時間使用交舊工藝的++版本生產新架構的處理器，這應該是Intel這幾年的慘痛經歷得出的教訓，Intel允許任何第一代7nm設計都可以反向移植到10nm+++，5nm的設計可以反向移植到7nm++，3nm可移植到5nm++等等。 目前已經確定Intel的下一個工藝節點7nm會使用EUV工藝，而去年的架構日上，Raja Koduri也透露過未來的5nm可能會從現有的FinFET技術轉移到全能門GAA技術，而且可能使用高NA EUV工藝，2023年也和ASML銷售高NA EUV光刻機的時間重疊，至於更先進的3nm、2nm和1.4nm工藝，Intel目前還處於尋路模式，和以往一樣Intel在尋找新材料、新電晶體設計等，現在談論他們還太早。 ...