多晶片封裝+1nm加持 2030年萬億級晶片時代到來

隨著晶片製造工藝的不斷進步,單個晶片的電晶體數量持續增長,從數萬級到今天的數百億級。

長期以來,提高電晶體密度一直是實現更大規模集成電路的主要途徑,我們的關注點也一直聚焦在晶片製程的升級上。

但隨著工藝臨近物理極限,這種路徑已經難以為繼,多晶片封裝技術的出現了,給了我們另一種提升電晶體數量和電路規模的途徑。

多晶片封裝+1nm加持 2030年萬億級晶片時代到來

就像台積電最近在IEDM展示的晶片技術線路圖那樣,在這張線路圖上有3D Hetero Integration和Monolithic Integration兩種不同的晶片集成方式:

1、3D Hetero Integration,即異質3D集成技術。它是通過垂直堆疊和互連多個不同功能的裸晶片(Chiplet),實現晶片堆疊的一種封裝與互連技術。其優點是可以混合匹配不同工藝節點的晶片,實現更高性能密度。

2、Monolithic Integration,即單體晶片一體化技術。它是在一塊矽基板上,使用統一的製造工藝集成不同功能的電路元件,產出單個大規模的復雜晶片。其優點是信號傳輸更快,晶片之間沒有互連瓶頸。

兩者都是實現大規模集成電路的重要方式。3D Hetero Integration依賴封裝技術,Monolithic Integratio則依賴製程技術,在兩者共同作用下,台積電預計在2030年前後實現整合超過1萬億個電晶體的晶片解決方案,單體晶片的電晶體數量也在快速增長到2000億級,工藝製程將來到1納米。

多晶片封裝+1nm加持 2030年萬億級晶片時代到來

目前最大規模的單體晶片是蘋果的M3 Max,這顆晶片中的電晶體數量達到920億個,採用最先進的台積電3nm工藝製造。而在上一個工藝節點上(台積電4nm),最大的單體晶片是NVIDIA的H100 GPU,其核心集成有800億個電晶體,晶片面積為814平方毫米。

至於多晶片集成方案,多見於AMD和英特爾的數據中心加速卡上,比如AMD今年推出的Instinct MI300X AI加速卡,藉助台積電SoIC 3D片間堆疊和CoWoS先進封裝技術,其內部集成了12個5/6nm工藝的小晶片(HMB和I/O為6nm),電晶體數量達到驚人的1530億個。

而英特爾的Ponte Vecchio集成了47個FPGA和HPC加速器晶片,整套晶片包含了驚人的1000億個電晶體。

在面向普通用戶的產品中,AMD比Intel更早採用了多晶片封裝技術。早在2017年發布的EPYC伺服器處理器中,AMD就使用了多晶片模組(MCM)方案,在同一個處理器封裝內集成了多個晶片級別的組件。

在2019年,該技術應用於Ryzen系列消費級處理器中,採用Zen2架構的AMD Ryzen 3000系列,首次使用晶片分離設計,其核心部分使用成本較高的台積電7nm,IO部分使用12nm,最後將核心和IO兩個部分集成在同一塊基板上。

多晶片封裝+1nm加持 2030年萬億級晶片時代到來

隨後,AMD持續優化了Chiplet架構,使AMD在性能和性價比上都占據明顯優勢,獲得了巨大商業成功。

相比之下,Intel直到2024年底發布的酷睿Ultra處理器中,才在消費級產品上使用了多晶片集成封裝技術,雖然比AMD的Ryzen系列稍晚,但這標志著x86晶片製造商全面進入多晶片時代。

酷睿Ultra具有Compute Tile、Graphics Tile、SoC Tile和I/O Tile四個小晶片,通過英特爾Foveros 3D封裝技術連接到一起,在核心架構上實現了異構整合。

據Intel介紹,Foveros 3D封裝技術的核心是通過微觸點(Microbump)在邏輯晶片基板上垂直堆疊多個裸露晶片,並用TSV(通孔)實現晶片間的信號垂直互聯。這種垂直3D封裝方式可以實現異構晶片的混合封裝和匹配,其空間效率和性能密度都很高,大大提升了晶片設計的靈活性。

毫無疑問,多晶片集成封裝技術已經成為現在乃至未來五年晶片發展的重要技術,同時也讓我們對過去封裝技術的演進產生了興趣。

晶片封裝的發展歷史和代表產品:

1、DIP封裝:雙列直插封裝,1970-1980年代流行,典型產品為8086 CPU。

2、PGA封裝:帶連接孔的封裝形式,因Intel 80486而流行。

3、PQFP封裝:塑料四方扁平封裝,應用於1990-2000年代的微處理器。

4、BGA封裝:球柵陣列,以Pentium作為典型產品,90年代中後期流行。

5、Flip Chip CSP: 翻轉晶片晶片級封裝,應用於Intel Core和AMD Athlon系列CPU。

6、MCM封裝:多晶片模塊封裝,EPYC伺服器處理器。

7、Chiplet封裝:面向現代處理器和AI加速器,如Zen 4和Intel Ponte Vecchio採用。

隨著晶片的小型化和功能的增加,封裝技術也在不斷發展,以滿足電性能和成本的需求。

這些多樣的封裝互連技術也必將不斷演進與創新,推動產業實現更高性能與復雜度的異質融合晶片,以滿足AI、高性能計算等應用的持續需求。製程與封裝的協同發展,也將開啟電子信息產業新的成長空間。

來源:快科技