功耗降低35% 台積電3nm良率穩了:首發就不輸5nm工藝

今天上午,台積電舉行隆重的典禮慶祝3nm工藝量產。

台積電聯席CEO劉德音提到,相比於5nm工藝,3nm工藝的邏輯密度將增加60%,相同速度下功耗降低30-35%,這是世界上最先進的技術。

未來3nm量產的晶片將用於推動各種高科技產品,包括超級計算機、雲端數據中心、高速網絡及移動設備等,也包括未來的AR/VR設備等。

台積電還公布了3nm工藝的一個重要指標——良率,這個是檢驗新工藝是否真正量產以及具備競爭力的關鍵,良率一旦不達標,製造成本大增,沒有商業可行性。

台積電透露,3nm工藝的良率跟5nm工藝初期量產時的良率相當,台積電跟客戶聯合研發新品,並開始大量生產。

從台積電的表態來看,雖然沒有具體公布良率多少,但是他們的3nm良率顯然相當靠譜,至少客戶是同意開始生產的,意味著商業上是劃算的。

功耗降低35% 台積電3nm良率穩了:首發就不輸5nm工藝

來源:快科技