Tag: 台積電

7nm時代，台積電大獲全勝。剛剛公布的今年一季度財報顯示，其收入同比繼續增長，其中7nm晶圓銷售占比達到35%，成為絕對龍頭。 不過，最新有消息傳出，華為減少了下一代海思5G SoC的訂單量，而且NVIDIA也決定選擇三星代工其下一代GPU產品。 當然即便如此，台積電的5nm的客戶依然紛至沓來，何況蘋果、高通、AMD尚在列。有趣的是，報道稱，台積電將為AMD開發一套專屬的5nm製程，以牢固與AMD之間的關系。 根據官方路線圖，AMD的5nm產品包括Zen 4、RDNA3、CDNA2等，這套專門的5nm估計是特別為高性能計算訂制，畢竟AMD對於功耗、晶體管規模的需求與蘋果、高通的SoC不盡相同。 另外，回到剛才提及的華為。雖然手機SoC訂單有所減少，可華為同步增加了基站芯片的代工訂單，台積電並未因此損失多少。 作者：萬南來源：快科技

台積電上周發布了3月及Q1季度財報，營收同比大漲了42%，淡季不淡。不過接下來的日子半導體行業可能不太好過了，ASML的EUV光刻機已經斷貨，要延期交付，好在台積電今年已經在5nm工藝上搶先三星了。 根據ASML之前的報告，3月底他們下調了1季度營收預期到24-25億美元，差不多減少了1/4左右的營收，毛利率也下滑到了45-46%之間。 此外，ASML的EUV光刻機也因為種種原因斷貨了，雖然訂單沒有取消，但是交付要延期了，三星、台積電今年都不太容易快速擴張EUV產能。 不過台積電在這次危機中更有優勢地位，他們包攬了ASML公司大部分EUV光刻機，營收占比51%，遠高於三星的16%。 台積電的5nm EUV工藝今年上半年開始量產，主要客戶是華為及蘋果，麒麟1020、A14處理器都會用上5nm工藝。 三星也宣布了5nm EUV工藝，更獲得了高通的驍龍X50 5G芯片訂單，不過出貨日期要到明年了，2020年內5nm工藝主要還是台積電獨占。 作者：憲瑞來源：快科技

台積電3nm工藝總投資高達1.5萬億新台幣，約合500億美元，光是建廠就至少200億美元了，原本計劃6月份試產，現在要延期到10月份了。 在半導體公司進入10nm節點之後，全球有能力有機會跟進的只剩下Intel、台積電、三星三家公司了，其中三星的3nm工藝將轉向GAA環繞柵極晶體管工藝，台積電的3nm相對保守些，第一代還是FinFET工藝。 台積電原本在4月份舉行技術論壇會議，揭秘3nm工藝的計劃，不過因為疫情影響，現在已經延期到了8月底。 此外，3nm工藝的試產計劃恐怕也要延期了，原計劃在6月份風險試產，但是因為最新疫情的蔓延，半導體裝備及安裝人員都無法按期完成，試產時間將延期到10月份。 相應地，台積電南科18廠的3nm生產線也會順延一個季度，原本在10月份安裝設備，現在也要到2021年初了。 不過對台積電來說，今年最大的風險還是5nm工藝，正常情況應該是在Q2季度末，也就是6月份開始量產蘋果的A14處理器，還有華為的麒麟1020處理器，但是因為疫情導致供應鏈及需求放緩，此前傳聞蘋果A14處理器要延期3個月量產拉貨，這將影響台積電Q3季度運營表現。 作者：憲瑞來源：快科技

最近有業內消息稱，台積電將會在下個月開啟5nm製程的大規模量產，上周六，WikiChip將他們從各種會議上掌握到的台積電5nm工藝信息整理成了文章，本文就簡單介紹一下台積電5nm製程的一些特性與它達成的目標。 圖片來自於WikiChip，下同 WikiChip預測台積電的5nm工藝密度將達到171.3MTr/mm2，而在IEDM上面，台積電公開密度提升有1.84倍，與WikiChip預測的1.87倍十分相近。 台積電N5工藝使用的EUV掩膜 根據台積電在IEDM會議上面的發表，WikiChip推測它的柵級間距為48nm，最小鰭片間距為30nm，相對於N7工藝，前者是0.84x，後者則是0.75x。單元高度仍為6T，與N7工藝相同，另外N5 HPC可能將會把單元高度擴大到7.5T。 然後看到工藝在性能和功耗上面的改進，在IEDM上面，台積電介紹N5在同能耗下能夠提升15%的頻率，在同頻率下降低30%的能耗。另外，對於由60%邏輯電路、30%SRAM和10%I/O電路組成的典型移動SoC，N5能夠讓它的尺寸減小35%~40%。 N5除了N7時代就有的uLVT（ultra-LVT）工藝外，還新增了一種eLVT（extreme-LVT）工藝，相比起N7 uLVT，它能夠提升25%的頻率，而在不追求極限密度的N5 HPC工藝下，它相比uLVT還能提高10%的頻率。 台積電強調N5將會大規模使用EUV光刻，而實際上這將會是台積電的首個主要EUV節點。因為N7+不兼容原有的電路設計，基本上沒幾個客戶用，而台積電也將N5設計為N7主要的遷移節點。 通過大規模引入EUV光刻，台積電成功地減少了N5所需的掩膜數量，上圖是將N16所需的約60層掩膜作為底數算出來的情況，如果N5沒有使用EUV光刻，那麼它所需的掩膜數量將從N7的1.45x激增到1.91x。而在EUV光刻的幫助下，N5使用的掩膜數量甚至比N7的87層還要少，約為1.35x/81張。台積電使用了約10層EUV掩膜，它們成功取代了至少4倍的DUV層。 另外，台積電還在N5上面引入了高遷移率通道（High-mobility Channel）這項新技術來改善驅動電流的情況。官方並沒有給出具體實現情況，不過WikiChip認為台積電可能為pMOS期間使用了SiGe通道，也就是引入鍺元素。它將會帶來約18%的性能提升，相當可觀。 N5的其他改進還有Scaling Boosters和內部互聯，不同都沒有公布太多細節。 N5對於SRAM生產有兩種庫，高密度（High-Density）和高性能（High-Performance）庫，前者的單元面積為0.021μm2，後者的面積為0.025μm2，無論採用哪種庫，其密度都是迄今為止最高的。 在N5製程下，用作L1緩存的SRAM可以在0.85V電壓下跑到4.1GHz，如果將電壓提高到0.9V，其頻率還可以進一步提升到4.2GHz。 台積電測試晶片的規格 在年內我們應該能看到應用台積電N5工藝的SoC，比如說蘋果的A14和華為的下一代旗艦SoC。要上桌面端的話，還是要等等，高密度帶來的一個問題就是高積熱，這是很難解決的。 如果台積電的N7還不能說是完全領先於其他家的話，那麼N5是真的拉開了很大的差距，三星的N5密度比台積電的低太多了，而Intel的7nm也許可以追上，但是還要很長的時間。 ...

一般來說，官方宣傳數據都是最理想的狀態，有時候還會摻雜一些水分，但是你見過實測比官方數字更漂亮的嗎？ 台積電已在本月開始5nm工藝的試產，第二季度內投入規模量產，蘋果A14、華為麒麟1020、AMD Zen 4等處理器都會使用它，而且消息稱初期產能已經被客戶完全包圓，尤其是蘋果占了最大頭。 台積電尚未公布5nm工藝的具體指標，只知道會大規模集成EUV極紫外光刻技術，不過在一篇論文中披露了一張晶體管結構側視圖。 WikiChips經過分析後估計，台積電5nm的柵極間距為48nm，金屬間距則是30nm，鰭片間距25-26nm，單元高度約為180nm，照此計算，台積電5nm的晶體管密度將是每平方毫米1.713億個。 相比於初代7nm的每平方毫米9120萬個，這一數字增加了足足88％，而台積電官方宣傳的數字是84％。 雖然這些年摩爾定律漸漸失效，雖然台積電的工藝經常面臨質疑，但不得不佩服台積電的推進速度，要知道16nm工藝量產也只是不到5年前的事情，那時候的晶體管密度才不過每平方毫米2888萬個，5nm已經是它的幾乎六倍！ 另外，台積電10nm工藝的晶體管密度為每平方毫米5251萬個，5nm是它的近3.3倍。 作者：上方文Q來源：快科技

由於受到全球疫情影響，台積電宣布原本4月29日在美國舉行的技術論壇延期，這次論壇本來是要公布台積電3nm技術的。 台積電去年宣布投資200億美元推進3nm工藝，目前已經在前期的建廠准備中，預計最快2022年量產，比之前預告的2023年量產要提前一年。 在3nm節點上，三星已經搶先一步，去年就宣布了3nm GAE工藝，將在3nm節點放棄FinFET晶體管，轉向GAA環繞柵極晶體管工藝，比7nm工藝，3nm GAE工藝號稱可將核心面積減少45%，功耗降低50%，性能提升35%。 台積電的3nm很可能沒三星這麼激進，之前的消息稱3nm節點會繼續用FinFET工藝，在第二代3nm或者2nm節點才會升級到GAA晶體管技術。 原本3nm工藝的秘密會在4月29日的台積電美國技術論壇上揭秘，不過現在要推遲到8月24日了，在聖克拉拉舉行技術論壇，8月25日則會緊接着舉行開放創新平台論壇。 作者：憲瑞來源：快科技

台積電的CoWoS封裝是一項2.5D封裝技術，它可以把多個小晶片封裝到一個基板上，這項技術有許多優點，但主要優勢是節約空間和功耗降低，AMD的Fury和Vega系列顯卡就是使用這一技術把GPU和HBM顯存封裝在一起的，現在根據最新消息，NVIDIA將會成為台積電CoWoS封裝的三個重要客戶之一，另外兩個是賽靈思和海思。 這表示NVIDIA、賽靈思和海思將會獲得台積電CoWoS的大部分生產能力，台積電每月可以產出6000到8000個這樣的晶圓，可以提供足夠的才產品，AMD雖然也有使用CoWoS技術進行封裝的產品，但DigiTimes並沒有將AMD列入前三的位置。 其實NVIDIA過去已經有在使用CoWoS封裝，甚至可以追索到帕斯卡時代，GP100和GV100就是兩款使用CoWoS封裝的產品，這些核心使用在Titan、Quadro和Tesla產品中，所以我們其實別太指望NVIDIA這些使用CoWoS封裝的GPU會出現在消費級市場上，畢竟這東西成本相當高，沒什麼意外的話依然是會出現在Titan、Quadro和Tesla產品線上。 當然了NVIDIA早就在研究MCM GPU架構，不過下一代的Ampere GPU並沒有任何使用MCM的相關信息，而更下一代的NVIDIA GPU代號是Hopper，它倒是會有可能用上MCM技術。 ...

關於NVIDIA下一代GPU「Ampere（安培）「有很多傳言，最新消息稱，GA100大核心將配置多達8192個CUDA核心（128組SM）、匹配24/48GB HBM2E顯存、加速頻率2.2GHz、熱設計功耗300W。 GA100大概率只會搭載在Tesla這樣級別的產品線中，即便如此，8192個CUDA的規模也實在恐怖，相較於TITAN RTX，流處理器多出77%，但功耗只增加了20W。 除了7nm或者5nm的功勞，「Ampere」核心在技術設計上幣還有獨到之初。 有媒體報道指出，NVIDIA是台積電CoWoS（晶圓上芯片）封裝技術的三大主要客戶之一，這麼一說就合理許多。 因為將許多小芯片2.5D封裝在一塊中間基板上，空間更緊湊、帶寬增加的同時功耗也降低了。早先GP100、GV100大核心包括AMD Vega 20都是CoWoS的產物，不過Ampere的中介層面積顯然更大。 上周，台積電曾聯合博通基於CoWoS打造出1700平方毫米的中介層，計劃封裝多顆SoC、六顆HBM2。 至於CoWoS的另外兩大客戶，一個是FPGA巨頭Xilinx（賽靈思），還有一個是華為海思。 作者：萬南來源：快科技

AMD今天一口氣公布了Zen CPU架構路線圖、RDNA/CDNA GPU架構路線圖，對於A飯和技術愛好者來說堪稱一場盛宴，但是在製造工藝方面也出現了意外變化。 在此之前，AMD Zen架構路線圖上，Zen 3一直標注為「7nm+」，而在台積電，7nm工藝分為三個版本，一是初代使用DUV技術的N7，二是第二代但仍使用DUV技術的N7P，三是首次引入EUV極紫外光刻的N7+，比如華為麒麟990 5G用的就是N7+。 CES 2018上公布的路線圖 2019年7月的路線圖 如此一來，所有人都認為，AMD所謂的7nm+就是台積電的N7+ 7nm EUV，但是在最新路線圖上，無論Zen 3還是RDNA 2，都改成了7nm，後邊的加號不見了，而之後的Zen 4將直奔5nm。 這是否意味着Zen 3、RDNA 2的工藝縮水，退回到初代7nm？或者說AMD對於EUV技術並無興趣？ 對此，AMD向媒體解釋說，路線圖上的7nm+改為7nm是為了避免誤會，而下一代7nm工藝產品可能會使用增強版工藝，向目標市場提供最佳的高性能庫。 換言之，AMD仍然沒有明確Zen 3、RDNA 2會使用哪個版本的7nm工藝，目前只能說N7P增強版的可能性最大。 至於為何跳過7nm EUV而直奔5nm，很可能是AMD認為第一次上馬的EUV技術在良率、性能、成本等方面綜合考慮並非最佳選擇，事實上高通、蘋果等現在也對EUV沒有太大興趣。 當然，這也不意味着AMD完全排斥EUV，一旦成熟起來，有利於提升性能、降低成本，誰也不會完全拒絕它。 作者：上方文Q來源：快科技

FAD 2020分析師大會上，AMD官方公布了未來Zen CPU架構路線圖，包括企業級的EPYC霄龍、消費級的Ryzen銳龍兩條線。 AMD Zen架構誕生於2017年，迄今已經先後有了14nm Zen、12nm Zen+、7nm Zen 2，接下來我們將看到的是7nm Zen 3、5nm Zen 4，一路走到2022年。 AMD雖然此前在多個場合提到過Zen 4，但這是第一次大大方方地登上官方路線圖，據說後邊還會有Zen 5。 此前路線圖上的Zen 3架構一直標注7nm+工藝，而台積電7nm工藝有兩代，一是初代7nm DUV，二是升級版的7nm EUV。由於台積電一直將後者稱為7nm+，我們也自然而然地理解為Zen 3會使用7nm EUV極紫外光刻工藝，甚至樂觀地預計有可能直奔5nm。 不過，AMD現在澄清說，Zen 3不會使用EUV極紫外光刻工藝，而是繼續7nm DUV，但也會相比Zen 2上的初代7nm有提升，至於具體變化將在稍後公布。 當然，也不排除AMD最初計劃在Zen 3上使用7nm EUV，但計劃不如變化，中途更改了。 數據中心企業級市場上的霄龍，AMD已經發布兩代產品，分別是14nm...

晶體管越來越小，但是高性能計算需求越來越高，有些人就反其道而行之，嘗試製造超大芯片。 之前我們就見識過Cerebras Systems打造的世界最大芯片WSE，擁有46225平方毫米麵積、1.2萬億個晶體管、40萬個AI核心、18GB SRAM緩存……並得到了美國能源部的青睞和部署。 現在，台積電、博通聯合宣布，雙方將利用晶圓上芯片封裝(CoWos)技術，打造面積達1700平方毫米的中介層(Interposer)，是芯片蝕刻所用光掩模(光罩)尺寸極限858平方毫米的整整兩倍。 這樣規模的中介層顯然是無法一次性單個製造出來的，台積電實際上是同時在晶圓上蝕刻多個中介層，然後將它們連接在一起，組成一個整體。 工藝上，台積電也用上了最先進的5nm EUV(N5)，它將在今年上半年投入量產。 所謂中介層，用途就是串聯不同裸片(Die)的橋梁，因為隨着現代芯片日益復雜，製造單個大型SoC的代價越來越大，所以行業普遍開發出了各種新的封裝技術，將不同的小芯片、模塊整合在一起，構成一顆大芯片。 博通就計劃用這個龐大無比的中介層，封裝多個SoC芯片，以及六顆HMB2記憶體，單顆容量16GB，總容量達96GB/s，帶寬也高達2.7TB/s。 看這規格，應該是三星最新的HBM2E。 台積電和高通未透露這種龐大芯片的具體規格，只是說將用於高性能計算領域。 另外，台積電還在改進CoWoS封裝技術，所以未來不排除面積超過1700平方毫米的更大芯片。 作者：上方文Q來源：快科技

由於在14nm上停靠太久，Intel在名義製程工藝上，已經明顯落後台積電與三星。 日前參加大摩TMT會議時，Intel CFO George Davis坦言，10nm不會像14nm和22nm那樣高產。他這番話有兩層意思，一是與14nm並軌的狀態下，10nm產品本身就有限；二是10nm僅會改良1~2代（10nm+、10nm++），以便迅速推出7nm。 Davis確認，第一代改良的10nm+工藝Tiger Lake處理器會在今年底推出。 他同時透露，預計2021年底前拿出7nm產品，之後迅速切換到5nm，並重新奪取製程領域的領導地位。 這個「領導地位「需要解釋下，因為Intel 5nm時，台積電和三星至少都進入3nm了。不過台積電和三星只是名義製程，晶體管規模密度落後Intel一代。換言之，Intel只是重新回到了14nm之前「不擠牙膏」的狀態而已。 然而，即便如此，Intel付出的代價也不小。 Davis給外界敲響警鍾，10nm量產、7nm提速、5nm投資，這都是需要錢的，考慮到這部分技術交集主要集中在2020~2021年，必然會影響到Intel毛利率。 作者：萬南來源：快科技

基於三星5nm工藝的高通驍龍X60基帶已發布，台積電下半年也將基於5nm(N5)為蘋果代工A14、華為代工麒麟1020等芯片。 顯然，這對於仍在打磨14nm並在10nm供貨能力掙扎的Intel來說，似乎並不利。 不過，Intel早在2017年就撰文抨擊行業內關於流程節點命名的混亂，時任工藝架構和集成總監的Mark Bohr呼籲晶圓廠們建立套統一的規則來命名先進製程，比如晶體管密度。而且以這個標準來看的話，Intel的10nm甚至比競品的7nm還要優秀。 此後，坊間的挺I派喊出三星、台積電是「假7nm「的口號。 對此，台積電營銷負責人Godfrey Cheng做客AMD webinar活動時回應，從0.35微米（350nm）開始，所謂的工藝數字就不再真正代表物理尺度了。他解釋，7nm/N7是一種行業標準化術語而已，之後還有N5等等。 他同樣認為「需要尋求一種全新的、對工藝節點不同的描述化語言。」 按照Intel的建議，以邏輯晶體管密度（MTr/mm2，每平方毫米的百萬晶體管數）來作為定義工藝節點的指標，將掃描觸發器和NAND2密度考慮進去，同時報告SRAM單元規模。 作者：萬南來源：快科技

盡管三星追的很緊，但台積電今年上半年就要開始量產5nm工藝了，本年度內蘋果、華為的A14及麒麟1020芯片訂單已經在手了。 再下一個節點就是3nm工藝了，這個節點非常重要，因為摩爾定律一直在放緩，FinFET晶體管一度被認為只能延續到5nm節點，3nm要換全新技術方向。 在這方面，三星將轉向GAA環繞柵極晶體管，根據官方所說，基於全新的GAA晶體管結構，三星通過使用納米片設備製造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應管），該技術可以顯著增強晶體管性能，主要取代FinFET晶體管技術。 此外，MBCFET技術還能兼容現有的FinFET製造工藝的技術及設備，從而加速工藝開發及生產。 具體來說，與現在的7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。 由於之前在先進工藝上進度落後了，三星在3nm進行了一場豪賭，是第一個大規模上馬GAA技術的，目的就是希望通過激進的手段迅速扭轉晶圓代工市場上的地位，GAA成敗很關鍵。 相比之下，台積電也在投資200億美元建設3nm晶圓廠，但一直沒有公布3nm的技術細節，其技術路線選擇將對未來先進芯片的代工產生重大影響。 根據最新的消息，台積電可能沒有三星這麼激進，在3nm節點也會跟之前的7nm工藝一樣採取兩步走的方式，第一代3nm工藝還會繼續改進FinFET晶體管工藝，在第二代3nm或者2nm節點才會升級到GAA晶體管技術。 這樣做一方面是出於技術研發的考慮，台積電在GAA技術上落後三星12到18個月，另一方面則是要在進度上趕超，2021年3月份就准備試產，所以不能急着上GAA工藝，先用FinFET工藝頂上。 台積電在4月份會有一次專門的發布會，屆時會正式公布3nm工藝的技術細節。 作者：憲瑞來源：快科技

高通公司前晚發布了驍龍X60基帶，這是全球第一個5nm工藝的芯片。三星被證實代工高通5nm基帶處理器，這也意味着三星搶先台積電獲得了5nm訂單。 考慮到之前在10nm、7nm、7nm EUV工藝上，台積電都是領先三星一年半載量產，這一次三星搶發5nm芯片對三星來說意義重大。 對台積電來說，當然這次被三星搶先肯定會丟一點面子，不過台積電在5nm工藝上依然有足夠的底氣。 首先，高通的5nm芯片還不確定是否由三星獨家代工，這幾年來高通在台積電、三星之間是左右逢源，7nm的驍龍865給台積電代工，7nm EUV工藝的驍龍765則是三星代工。 分析師表態，高通5nm基帶芯片訂單也會有三星、台積電分別代工，具體的配比現在則不好確定。 至於高通的下一代移動平台——驍龍875，分析師援引供應鏈的消息稱是台積電代工，不過高通的芯片慣例是第二年初上市，驍龍875要到2021年上半年才量產。 除了高通訂單之外，華為、蘋果的5nm芯片訂單還握在台積電手里，這兩家沒有轉移訂單給三星的趨勢，麒麟1020、A14處理器預計會在Q3季度末發布，他們也是台積電最重要的5nm客戶。 對於5nm，台積電還是相當自信，之前表態2020年他們依然是唯一能夠量產5nm工藝的晶圓代工廠，言外之意三星代工的驍龍X60基帶要到明年才能出貨。 作者：憲瑞來源：快科技

Intel重返獨立顯卡市場可以說是萬眾期待，但進度真不算快，不同產品線也是有快有慢。 目前，Intel已經宣布了面向移動筆記本領域的Xe LP架構的DG1，將在今年晚些時候登場，還有面向高性能計算的、Xe HPC架構的Ponte Vecchio，接下來只剩下一個面向遊戲市場、Xe HP架構的還未露面，也就是DG2。 其實去年的時候，就有測試驅動泄露出來，赫然可以看到DG1、DG2的身影： iDG1LPDEV = "Intel(R) UHD Graphics， Gen12 LP DG1" "gfx-driver-ci-master-2624" iDG2HP512 = "Intel(R) UHD Graphics， Gen12 HP DG2" "gfx-driver-ci-master-2624" iDG2HP256 = "Intel(R) UHD...

在上周的說法會上，台積電宣布2020年的資本開支是150到160億美元，其中80%將投向先進產能擴增，包括7nm、5nm及3nm。這次說法會上台積電沒有公布3nm工藝的情況，因為他們4月份會有專門的發布會，會公開3nm工藝的詳情。 台積電的3nm工藝技術最終選擇什麼路線，對半導體行業來說很重要，因為目前能夠深入到3nm節點的就剩下台積電和三星了，其中三星去年就搶先宣布了3nm工藝，明確會放棄FinFET晶體管，轉向GAA環繞柵極晶體管技術。 具體來說，三星的3nm工藝分為3GAE、3GAP，後者的性能更好，不過首發的是第一代GAA晶體管工藝3GAE。根據官方說法，基於全新的GAA晶體管結構，三星通過使用納米片設備製造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應管），該技術可以顯著增強晶體管性能，主要取代FinFET晶體管技術。 此外，MBCFET技術還能兼容現有的FinFET製造工藝的技術及設備，從而加速工藝開發及生產。 在2019年的日本SFF會議上，三星還公布了3nm工藝的具體指標，與現在的7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。 三星計劃在2030年前投資1160億美元打造半導體王國，由於在7nm、5nm節點上都要落後於台積電，所以三星押注3nm節點，希望在這個節點上超越台積電成為第一大晶圓代工廠，因此三星對3GAE工藝寄予厚望，最快會在2021年就要量產。 至於台積電，在3nm節點他們也大舉投資，去年宣布斥資195億美元建設3nm工廠，2020年會正式開工，不過技術細節一直沒有透露，尤其是台積電是否會像是三星那樣選擇GAA晶體管或是會繼續改進FinFET晶體管，這兩種技術路線會影響未來很多高端芯片的選擇。 作者：憲瑞來源：快科技

在今年CES上，Intel首次展示了研發代號DG1的Xe_LP架構獨顯樣卡，並且表示已經向核心開發者發貨。 DG1採用了短小精悍的造型，沒有外接供電，單風扇，據說GPU的設計功耗甚至不到25W。 圖為DG1開發卡 來自印度媒體的最新報道稱，第二款「DG2「獨顯也正在開發中，採用的居然是台積電7nm製程，定位高端不少。 從紙面分析，DG2外委台積電代工，必然是想早些推出，可報道稱DG2的推出時間是2022年。要知道，Intel自己的7nm可是在明年第四季度就緒，如此的產品策略稍顯詭異。 Intel製程路線圖 當然，消息人士稱，Intel的7nm會主力用於CPU，GPU目前只知道Xe_HPC架構的「Ponte Vecchio」有戲。如果這樣解釋的話，那就是說Intel出於產能平衡的角度，不得不求助台積電。事實上，台積電並非第一次接到Intel的單子，之前基帶、Atom、芯片組都代工過。 目前，DG1公布的性能水平是1080P下《星際戰甲》最低30FPS，看起來也就是2012年GTX 650的水平。不知道所謂的DG2，能不能有一戰GTX 1060/RX 480之力。 作者：萬南來源：快科技

日前有消息稱美國將收緊技術管制，原先海外公司使用25%以上的美國技術才會受到限制，未來將限制到10%。根據這一消息，台積電就不能為華為代工16nm芯片了，導致華為轉單中芯國際。不過台積電否認相關報道，表示自己沒有受到影響。 台積電聯席CEO劉德音表示，台積電是每個客戶的晶圓代工廠，對客戶出貨均在遵守法規的前提下，且有完整、嚴格的出口管制流程，確保一切合法合規，但由於每個代工產品內容不同，很難估算某項產品技術含量，但能確定外媒報導台積電會受到影響的說法是錯誤的。 他並說，台積電已做好隨時面對出口管制有所變動的准備。 此外，對於華為將從台積電南京廠的16nm工藝轉單到中芯國際的14nm工藝代工，台積電方面也否認，表示報道不實。 之前報道稱，華為海思此前的16nm（除Intel外，業內14nm、16nm同代）訂單主要外委台積電代工，產能主力集中在2018年底投產的南京廠。台積電南京12寸晶圓廠投資約30億美元，規劃月產能為2萬片。 中芯國際從 2015 年開始研發 14nm，目前良品率已經達到95％。業內人士 13 日透露，海思已經下單中芯國際新出爐的14nm工藝，從台積電南京廠手中成功搶下了訂單。 作者：憲瑞來源：快科技

1月16日，台積電公司在2019年度Q4季度說法會上表示，Q4季度營收為103.9億美元，季增10.6%，年增10.6%，全年營收達346.32億美元，年增3.7%，稅後純了利潤為111.75億美元，年減1.7%。 對於今年Q1季度，台積電預測營收為102到103億美元，環比下滑0.8%到1.8%之間。即便如此，台積電全年依然會保持較高的資本支出，在去年提升到140-150億美元的基礎上，2020年的資本支出將增加到150-160億美元，創新近年來的記錄新高。 在台積電的開支中，80%的開支會用於先進產能擴增，包括7nm、5nm及3nm，另外20%主要用於先進封裝及特殊製程。 根據台積電的規劃，7nm工藝的需求繼續增加中，今年營收占比將提升到30%，6nm工藝會在Q1季度風險試產，5nm工藝今年上半年試產，產能會迅速增加——之前報道稱台積電半年的5nm上半年產能是1萬片晶圓/月，下半年會增加到7-8萬片晶圓/月，主要是給蘋果、海思的下一代處理器用。 3nm工藝方面，台積電目前並沒有公布其3nm工藝技術是否會堅持FinFET還是跟三星一樣換用GAA晶體管，台積電只表示已經找到了3nm技術路線，目前研發進展順利。 按照之前的計劃，台積電將在2020年正式啟動3nm晶圓廠的建設，此前的土地申請、環評等工作已經完成，整個建設計劃投資高達195億美元。   作者：憲瑞來源：快科技

最近頻繁有報道指出，台積電的7nm製程處於滿載狀態，一度影響AMD銳龍3000處理器的供貨，甚至迫使NVIDIA轉向三星代工新一代Ampere（安培）顯卡。 今日有消息稱，台積電7nm產能滿負荷運行的情況在2020年將持續下去，甚至在下半年更嚴峻。 同時，台積電7nm的6個月領先優勢也讓另一個客戶刮目相看，那就是Intel。有傳言指出，Intel正考慮下單台積電的7nm。 從工藝指標的角度，台積電的7nm EUV和Intel的正統10nm相仿，考慮到處理器的敏感性，Intel即便選擇台積電，代工對象集中在FPGA、GPU、Mobileye汽車芯片、基帶的可能性更大。 事實上，Intel此前有過將基帶交由台積電代工的例子，雖然智能機基帶業務賣給了蘋果，可筆記本領域對5G同樣有需求，雙方再度合作並不意外。 作者：萬南來源：快科技

1月16日消息，據國外媒體報道，為蘋果、華為等公司製造芯片的代工商台積電，在今日午後發布了2019年第四季度的財報，也披露了各類工藝芯片的出貨量占比。 從台積電在財報中披露的數據來看，出貨量最大的是採用7nm工藝的芯片，在四季度中所占的比例為35%，超過了三分之一。 其他工藝的芯片中，16nm的出貨量占20%，10nm為1%，算上7nm的35%，台積電16nm及更先進工藝芯片在去年四季度的出貨量就占到了56%。 台積電去年10月17日發布的三季度財報顯示，該季7nm芯片出貨量所占的比重為27%，10nm為2%，16nm則為22%。同三季度相比，7nm芯片在四季度出貨量中的比重是提升了8個百分點，16nm和10nm的出貨量均有下滑。 不過，由於台積電四季度的營收較三季度增長8.3%，整體芯片的出貨量環比可能也有增加，16nm和10nm出貨量所占的比重下滑，並不一定意味着出貨量有下滑。 台積電7nm工藝芯片去年四季度的出貨量占比達到35%，可能還是同蘋果和華為這兩大智能手機廠商有關，蘋果和華為去年秋季推出了iPhone 11系列和Mate 30系列手機，所搭載的A13處理器和麒麟990處理器，採用的都是台積電7nm工藝，這兩個系列的智能手機在去年四季度也大量出貨，對相應處理器的需求也有明顯增加。 台積電的7nm工藝在2018年就已經量產，當年蘋果的A12處理器和華為的麒麟980處理器，也是由台積電採用7nm工藝製造。而在2018年的四季度，7nm芯片出貨量在台積電該季全部出貨量中的比重，也已經超過了20%，台積電披露的是23%，那一個季度10nm占6%，16nm和20nm共占21%，28nm及更先進工藝芯片所占的比重為67%。 來源：快科技

台積電今天發布了2019年12月份的營收報告，合並營收達到了1033.13億新台幣，環比下滑了4.2%，但同比大漲了15%，顯示出強勁的增長，2019年中最近5個月營收都超過了千億新台幣。 隨着12月份營收大漲，台積電Q4季度的合並營收達到了3172.37億新台幣，環比增長了8.26%，同比增長了9.48%，創造了單季營收新紀錄，超出之前的預期。 在過去的2019年，台積電全年的營收達到了1.0699萬億新台幣，約合2397.6億元人民幣，同比增長了3.7%——要知道在今年早些時候，台積電還預測2019年會下滑的，尤其是Q1季度除了晶圓污染導致隨時10億美元之後，但是下半年情況就完全變了。 台積電2019年營收超預期主要是跟5G手機、華為、蘋果及AMD有關，由於眾所周知的原因，華為今年大幅增加了對台積電的訂單，而蘋果的iPhone 11手機降價也帶動了A13處理器的增長，AMD今年的7nm銳龍、霄龍處理器以及RX 5000系列顯卡也提升了對7nm產能的需求，台積電的7nm工藝已經是供不應求了，這一點是原先沒有預料到的，以致於台積電前不久宣布追加40億美元的資本開支，提升7nm及即將量產的5nm工藝的產能，以滿足這幾家客戶的需求。 這個趨勢還會持續下去，今年Q1季度通常是電子產品的淡季，但是台積電依然是淡季不淡，7nm產能持續滿載不說，5nm工藝的良率也超過了80%，正在進行試產，預計今年Q2季度就會正式量產。 台積電表示，相比於初代7nm工藝，全新的5nm EUV工藝晶體管密度能提升約1.84倍，性能可提升15%，或者在同樣晶體管密度下功耗降低30%，蘋果的A14、華為的麒麟1020處理器都會使用5nm工藝生產。 作者：憲瑞來源：快科技

AMD今天在CES 2020上連續發布了RX 5600 XT、全新一代銳龍4000系列移動處理器和Ryzen Threadripper 3990X，迎來陣陣掌聲，可以預見在2020年AMD營收會繼續大漲，這些的前提是要生產足夠多的晶片出來，這就拉動了晶圓代工廠也將在2020年獲得很不錯的業績。 據digitimes報導，市場觀察家認為，晶圓製造商環球晶圓（GlobalWafers）最近對2020年第一季度的訂單情況表示樂觀，預計台積電（TSMC）和其他晶圓代工廠將在今年取得非常不錯的營收。 觀察家稱，這些純晶圓代工廠，包括特種晶圓代工廠世界先進積體電路（VIS），也有望在2020年第一季度表現強勁。 在之前的報導中，環球晶圓（GlobalWafers）的董事長Doris Hsu曾表示，該公司第一季度的訂單將好於之前預期，特別是12英寸晶圓方面。 觀察家說，台積電將在2020年上半年繼續獲得強勁的7nm晶片訂單，而其更新的5nm工藝節點將在第二季度准備批量生產。據報導，台積電是環球晶圓（GlobalWafers）的主要12英寸晶圓客戶之一。 同時，8英寸晶圓代工廠世界先進積體電路（VIS）的所有晶圓廠也將都滿負荷運轉。世界先進積體電路（VIS）的市場公司董事長Fang Lueh最近表示，從格羅方德（GlobalFoundries）收購的新加坡晶圓廠的加入，將使台灣晶圓代工廠的8英寸晶圓的總產能到2020年增加15％以上。世界先進積體電路（VIS）仍專注於電源管理IC，顯示驅動器IC和傳感器，並且對今年的運營感到樂觀。 環球晶圓（GlobalWafers）的董事長Doris Hsu表示，環球晶圓預計到2020年最後一個季度將實現連續收入增長，因為5G引起的終端市場需求將推動其銷售業績。 ...

由於在7nm節點激進地採用了EUV工藝，三星的7nm工藝量產時間比台積電要晚了一年，目前採用高通的驍龍765系列芯片使用三星7nm EUV工藝量產。在這之後，三星已經加快了新工藝的進度，日前6nm工藝也已經量產出貨，今年還會完成3nm GAE工藝的開發。 在進入10nm節點之後，半導體工藝製造越來越困難，但需求還在不斷提升，這就導致台積電、三星把不同的工藝改進下就推出新工藝了，而三星的6nm工藝實際上也就是7nm工藝的改進版，在7nm EUV基礎上應用三星獨特的Smart Scaling方案，可以大大縮小芯片面積，帶來超低功耗。 消息人士透露，三星晶圓製造業務的高管已經確認6nm工藝的芯片出貨量產，交付給北美的客戶——雖然三星官方沒有提及具體信息，但這個北美客戶應該是高通公司，目前還不確定是哪款芯片。 如果6nm成功量產，那三星手里現在進入真正量產階段的工藝就有7nm EUV、6nm LPP兩種了，可以更好地從台積電手中搶市場了。 在6nm之後，三星還希望今年推出5nm EUV工藝，台積電也是預定今年上半年量產5nm EUV工藝的，這樣一來三星總算上追上台積電的工藝進度了，不過三星依然沒有公布5nm的客戶是誰。 三星真正有希望超越台積電的工藝是3nm，他們是第一家官宣使用全新GAA晶體管的，在3nm節點將會用GAA環繞柵極晶體管取代FinFET晶體管，三星希望2021年量產3nm工藝，而今年上半年完成3nm工藝開發。 作者：憲瑞來源：快科技

2020年除了7nm顯卡之外，AMD的桌面銳龍、HEDT發燒處理器、服務器霄龍及筆記本銳龍APU四大產品線也會繼續升級，3款會上7nm+EUV工藝及Zen3架構。AMD不斷加碼7nm工藝將使得他們在台積電的7nm產能占比中首次超越蘋果、海思、高通而成為第一。 據報道，台積電2020上半年的7nm產能將提升到每月11萬片晶圓，其中蘋果、華為海思、高通、AMD及聯發科是1-5大客戶，前四名占比在20%左右，聯發科占比13%左右。 到了下半年，台積電還會繼續提升7nm產能到每月14萬片晶圓，不過蘋果、海思會轉向5nm工藝，使得AMD的7nm訂單占比增加，預計能包攬3萬片晶圓/月的產能，占比提升到21%，超越蘋果成為台積電7nm第一大客戶，而海思、高通的份額也不過17-18%，聯發科則提升到14%。 雖然AMD超越蘋果、海思成為台積電第一大7nm客戶，主要原因還是這兩家公司今年的A14、麒麟1020處理器會轉向5nm工藝，但是從結果來看，AMD在台積電產能中占據如此大的比例還是首次，凸顯了雙方合作的重要性。 作者：憲瑞來源：快科技

蘋果2020年下半年將推出四款iPhone 12系列手機，除搭載運算效能更強大的A14 Bionic處理器，也會搭載高通Snapdragon X55通訊基帶，並將依照各國5G網絡的不同而搭載僅支援Sub-6GHz的5G基帶或同時支援Sub-6GHz及mmWave（毫米波）的5G基帶。先有供應鏈業者指出，蘋果A14處理器將採用5納米製程，高通X55通訊基帶則採用7納米製程，晶圓代工訂單全部由台積電通吃。 台積電2019年及2020年資本支出提升至140～150億美元，用於增加7納米產能及加速5納米產能建置。蘋果2019年推出的iPhone 11系列手機的銷售情況優於預期，加上2020年上半年將推出低價版iPhone SE2並搭載A13處理器，所以蘋果對台積電7納米的晶圓代工需求仍然很高。 隨著各國將在2020年大面積開通5G網絡，蘋果2020年推出的iPhone 12將支持5G。供應鏈消息顯示，蘋果預估推出四款iPhone 12，包括搭載5.4寸及6.1寸OLED面板的兩款iPhone 12、搭載6.1寸OLED面板的iPhone 12 Pro還有搭載6.7寸OLED面板的iPhone Pro Max，其中，iPhone 12 Pro/Pro Max會搭載3鏡頭及ToF。 蘋果iPhone 12系列將全部搭載A14處理器，採用台積電5納米製程打造。台積電的5納米目前已進入試產階段，2020年上半年進入量產，蘋果及華為海思是首批兩大客戶。蘋果看好支持5G的iPhone 12將帶動iPhone 7/8等舊機用戶的強勁換機需求，預估出貨量將在1億部以上，並且，蘋果已包下台積電三分之二的5納米產能，將於2020年第二季底開始量產。 iPhone 12系列將全數搭載高通5G通訊基帶X55。高通X55是現在唯一同步支援Sub-6GHz及mmWave的5G通訊基帶，蘋果將依各國5G的開通情況，而搭載僅支援Sub-6GHz的5G基帶或同時支援Sub-6GHz及mmWave（毫米波）的5G基帶，在蘋果的強勁需求帶動下，高通已開始大舉擴張2020年7納米產能。 ...

NVIDIA的下一代GPU安培將會使用7nm工藝，現在提供7nm晶片生產線的廠家其實也只有三星和台積電這兩個，NVIDIA會選擇哪一個呢？ 根據wccftech的報導，NVIDIA CEO黃仁勛在蘇州舉行的GTX 2019大會上回應媒體提問，下一代7nm GPU大部分訂單都會交給台積電處理，不過三星也會受到部分訂單。他強調NVIDIA和台積電有著密切的關系，他們的16nm帕斯卡以及12nm的Volta和圖靈GPU都是由台積電生產的，與競爭對手的7nm製程相比，台積電的有更高的效率與性能，如果沒有台積電以及其先進的工藝技術，他們將不會取得如此成功，因此台積電與NVIDIA之間的這種合作關系對他們而言非常重要。 當然三星也會受到NVIDIA的訂單，不過和台積電比起來會少些，其實GTX 1050 Ti/1050顯卡上用的GP107 GPU就是用三星14nm工藝生產的，NVIDIA和三星還是有一定的合作的，但可能只會讓三星生產入門級的GPU或者SoC產品。 ...

日前台積電公布的信息顯示，將於明年上半年正式量產的5nm工藝良率已達80%，進展順利，預計會是蘋果A14或者華為麒麟1020處理器首發。不過比特幣巨頭比特大陸有可能截胡，他們的新一代礦機芯片也會使用5nm工藝，可能已經完成封裝。 比特大陸是全球第一大比特幣礦機芯片廠商，由於挖礦對能效要求提高，所以上馬新工藝優勢明顯，比特幣火爆的2017年比特大陸還是台積電的VIP客戶，一度比蘋果、海思都重要，重金購買了16nm及後來的7nm產能訂單。 根據最新爆料，有接近台積電的消息人士稱比特大陸的5nm礦機芯片已經完成封裝，如此一來它就有可能成為全球第一款5nm芯片，哪怕是測試級的，依然會截胡蘋果或者華為的首發。 在這個問題上，礦機芯片用各種方式搶先首發也不是第一次了，台積電去年量產7nm之前，第二大礦機芯片廠商嘉楠耘智就宣布首發了7nm礦機芯片，並在媒體大肆宣傳。 礦機芯片能夠搶先，一方面是礦機廠商的營銷推廣需要，另一方面其實還是因為礦機芯片是專用ASIC芯片，比CPU處理器簡單很多，做出來更容易一些。 考慮到現在的比特幣市場行情，礦機廠商宣傳手法5nm大概也就是紙面上說說，除非砸下真金白銀量產，不然台積電也不會優先把產能給礦機芯片廠商，而蘋果、華為才是長期合作的重量級夥伴，首發還是這兩位爭搶吧。 文章糾錯 作者：憲瑞來源：快科技

現在AMD的Zen架構CPU里面均有兩個CCX，加起來有8個核心，應該有不少人都會認為AMD的六核是由瑕疵品屏蔽不良核心後弄出來的，不過實際上台積電的7nm工藝現在良品率已經相當之高了，現在在售的六核處理器不可能都由瑕疵品屏蔽而成的，更多的是AMD故意屏蔽好的核心弄出來的。 根據Reddit的一張文章，現在台積電用7nm工藝所生產的AMD Zen 2晶片，如果以8個核心都可以正常工作的表現下，其良品率高達93.5%，而這麼高的良品率足夠讓AMD從一片300mm晶圓上獲得749個8核心晶片，如果全部拿來生產32核心的EPYC處理器的話，一個300mm晶圓就可以製作187個32核EPYC處理器。 現在AMD在售的第三代銳龍處理器當中，銳龍9 3950X、銳龍7 3800X和銳龍7 3700X是用完整的8核晶片的，而銳龍9 3900X和所有的銳龍5都是用屏蔽了兩個核心的晶片，從良品率來看AMD哪來這麼多瑕疵核心，必然是主動屏蔽核心拿去賣的。 當然了即使有著如此高的良品率，AMD的第三代銳龍處理器現在還是有著許多缺貨的問題，這只能怪台積電的7nm生產線太搶手了，除了AMD外還有一大堆廠家在爭相使用，所以缺貨這問題只能等台積電提升7nm的產能才可解決問題。 ...

IEEE IEDM大會上，台積電官方披露了5nm工藝的最新進展，給出了大量確鑿數據，看起來十分的歡欣鼓舞。 5nm將是台積電的又一個重要工藝節點，分為N5、N5P兩個版本，前者相比於N7 7nm工藝性能提升15％、功耗降低30％，後者在前者基礎上繼續性能提升7％、功耗降低15％。 台積電5nm將使用第五代FinFET晶體管技術，EUV極紫外光刻技術也擴展到10多個光刻層，整體晶體管密度提升84％——7nm是每平方毫米9627萬個晶體管，5nm就將是每平方毫米1.771億個晶體管。 台積電稱5nm工藝目前正處於風險試產階段，測試芯片的良品率平均已達80％，最高可超過90％，不過這些芯片都相對很簡單，如果放在復雜的移動和桌面芯片上，良品率還做不到這麼高，但具體數據未公開。 具體來說，台積電5nm工藝的測試芯片有兩種，一是256Mb SRAM，單元面積包括25000平方納米的高電流版本、21000平方納米的高密度版本，後者號稱是迄今最小的，總面積5.376平方毫米。 二是綜合了SRAM、CPU/GPU邏輯單元、IO單元的，面積占比分別為30％、60％、10％，總面積估計大約17.92平方毫米。 按照這個面積計算，一塊300mm晶圓應該能生產出3252顆芯片，良品率80％，那麼完好的芯片至少是2602個，缺陷率1.271個每平方厘米。 當然，現代高性能芯片面積都相當大，比如麒麟990 5G達到了113.31平方毫米。 按照一顆芯片100平方毫米計算，1.271個每平方厘米的缺陷意味着良品率為32％，看着不高但對於風險試產階段的工藝來說還是完全合格的，足夠合作夥伴進行早期測試與評估。 另外，AMD Zen2架構每顆芯片(八核心)的面積約為10.35×7.37＝76.28平方毫米，對應良品率就是41％。 台積電還公布了5nm工藝下CPU、GPU芯片的電壓、頻率對應關系，CPU通過測試的最低值是0.7V、1.5GHz，最高可以做到1.2V 3.25GHz，GPU則是最低0.65V 0.66GHz、最高1.2V 1.43GHz。當然這都是初步結果，後續肯定還會大大提升。 台積電預計，5nm工藝將在2020年上半年投入大規模量產，相關芯片產品將在2020年晚些時候陸續登場，蘋果A14、華為麒麟1000系列、AMD Zen4架構四代銳龍都是妥妥的了，只是據說初期產能會被蘋果和華為基本吃光。   文章糾錯 作者：上方文Q來源：快科技

全球最大的晶圓代工公司台積電今天發布了11月份營收報告，當月合並營收1078.84億新台幣（約合240億人民幣），刷新了8月份創下的單月營收記錄，環比增長1.7%，同比大漲了9.7%。 今年1-11月，台積電合並營收9666.72億新台幣，同比增長2.7%，要知道今年半導體全行業都在下滑，台積電年初預計全年業績也是下滑的，下半年開始轉為增長預測，預計漲幅在0-5%之間。 根據台積電的預測，Q4季度營收將達到102到103億美元，環比增長8.5%-9.6%，中位數增長為9%，現在看來Q4季度業務有望超過預期，毛利率將達到50%，運營利潤也會達到39%。 在以往的年份中，Q3季度是台積電的出貨高峰期，Q4季度往往會環比下降，而且降幅在10-12%，但今年Q4季度會是淡季不淡，預計降幅會縮短到個位數以內。 台積電之所以能夠保持強勁的業績增長，跟今年的形式變化有關，雖然年初預計會下滑，但是5G今年大爆發，尤其是大陸這邊5G提前發牌，華為也因為美國制裁事件加大了自研芯片的比例，使得台積電跟着受益。 總的來說，台積電在7nm工藝上取得了先發優勢，今年5G爆發又讓他們獲得了大量5G訂單，蘋果雖然沒上5G，但是iPhone 11降價1000元之後銷量也不錯，再加上AMD公司今年的7nm銳龍、霄龍處理器也是供不應求，台積電的業績想下滑都難。   文章糾錯 作者：憲瑞來源：快科技

隨着高通驍龍865使用台積電N7+工藝量產，台積電的7nm工藝又多了一個大客戶，盡管三星也搶走了一部分7nm EUV訂單，不過整體來看台積電在7nm節點上依然是搶占了最多的客戶訂單，遠超三星。 接下來就是5nm工藝了，根據官方數據，相較於7nm（第一代DUV），基於Cortex A72核心的全新5nm芯片能夠提供1.8倍的邏輯密度、速度增快15%，或者功耗降低30%，同樣製程的SRAM也十分優異且面積縮減。 最新消息稱台積電的5nm工藝良率已經達到了50%，比當初7nm工藝試產之前還要好，最快明年第一季度就能投入大規模量產，初期月產能5萬片，隨後將逐步增加到7-8萬片。 不過初期5nm產能會被蘋果、華為包下，蘋果吃下了大約70%的第一期5nm產能，AMD的Zen4處理器要等到明年底或者2021年初的中科Fab 18B工廠量產之後才能拿到5nm產能了。 再往後，台積電就要進入深水區了，迎來晶體管結構大改的3nm工藝，三星會啟用GAE環繞柵極晶體管取代目前的FinFET晶體管，台積電預計也會有類似的技術，不過官方並沒有透露詳細的技術細節。 對於3nm工藝，台積電官方表示其進展「令人欣慰」，言下之意對3nm工藝的發展情況很滿意。 在3nm工藝之後，台積電也在積極進軍2nm節點，這個工藝目前來說還是在技術規劃階段，還是在開發階段，台積電只表示2nm工藝每天都有新點子問世，不過這也意味着2nm工藝離完成研發還早，現在還是紙上談兵階段。 不過台積電的目標是2024年量產2nm工藝，也就是最多還有4年左右的時間。 文章糾錯 作者：憲瑞來源：快科技

目前行業內已量產的最先進半導體工藝是7nm EUV，來自台積電，而接下來台積電將在2020年率先量產5nm工藝，後續的3nm也在快速推進中，計劃提前到2022年規模量產。 5nm節點上，不出意外的話蘋果、華為、AMD等的處理器都會第一時間跟進，尤其是蘋果A14、麒麟1000系列，據說已經在9月份完成流片驗證。 另外，AMD Zen4架構處理器也有望上5nm，包括第四代霄龍、第五代銳龍，最快2021年見。 還有說法稱，台積電5nm的良品率現在已經爬升到50％，最快明年第一季度就能投入大規模量產，初期月產能5萬片，隨後將逐步增加到7-8萬片。 不過最新消息稱，台積電5nm Fab 18A工廠的產能，基本都被蘋果、華為給包圓了，尤其是蘋果就要吃下大約70％甚至是更多，被人根本插不進去。 AMD雖然也是台積電的超大客戶，但仍然要往後排，預計要等2020年第四季度或者2021年初的Fab 18B工廠量產後，才能拿到足夠的5nm芯片。 當然在另一方面，AMD或許也並不着急，畢竟明年還有第三代霄龍、第四代銳龍，預計屆時會上馬7nm EUV，而且目前為止AMD的領先優勢很明顯，Intel 10nm也還在難產中上不了高性能，新架構同樣一時之間難以扭轉局面。 更何況，5nm工藝初期良品率、產能、成本等各項指標肯定都不會是最理想的，AMD完全可以趁着自己的產品節奏，耐心等一等。 文章糾錯 作者：上方文Q來源：快科技

昨天我們才報導過台積電現在5nm的良品率已經超過50%的消息，目前台積電的5nm工藝其實還處於風險試產階段，但良品率已經超過了7nm工藝投產初期，預計明年7月份會進入大規模量產階段，現在我們又看到了台積電更下一個工藝節點，3nm的消息。 Digitimes的采訪了台積電業務和晶圓廠業務高級副總裁王建光，它表示台積電以達到甚至超越摩爾定律為目標，他們已經在計劃未來的3nm節點製造，並承諾將在2022年開始大規模量產，而根據此前的消息，他們今年10月份才開始著手3nm廠房的建設，最初計劃是在2023年才開始交付3nm工藝的，目前來看晶圓廠的建設和3nm的研發進度都不錯。 我們有望在2022年年底看到採用台積電3nm工藝製作的第一批產品，蘋果和海思應該會是首批客戶，兩年後我們可能就能用上使用3nm處理器的手機了。 ...

雖然半導體工藝提升越來越困難，但是被譽為天字一號代工廠的台積電，這幾年卻仿佛打了雞血，進展神速，讓Intel、三星都望塵莫及。 現在，台積電7mm工藝已經大范圍普及，幾乎成為旗艦乃至主流芯片的標配，率先應用EUV極紫外光刻的第二代7nm+也已經規模量產，並得到了華為麒麟990 5G等的採納，下一站自然就是5nm，而再往後就是3nm，甚至規劃好了2nm。 台積電早就多次重申，會在明年開始量產5nm，而根據台積電晶圓廠業務高級副總裁JK Wang的最新說法，台積電會在2022年開始3nm工藝的規模量產。 注意，台積電說的是大規模批量生產3nm，也就是可以滿足多家客戶、不同產品的上市需求，代表工藝無論產量還是良品率都會真正成熟，這是非常可怕的。 事實上，台積電原計劃在2023年量產3nm，現在居然提前了一年。Intel還在掙扎提升10nm，三星7nm也還未完全鋪開，後續工藝更是各種「馬甲」。 預計華為、蘋果、賽靈思乃至是AMD等大客戶都會快速跟進台積電3nm，順利的話2022年晚些時候的iPhone、Mate手機都能用上呢。 文章糾錯 作者：上方文Q來源：快科技

蘋果、華為和AMD幾乎可以說是當前純設計型Fabless芯片企業中應用先進製程最積極的三家企業，7nm均已經成為主力。 最新消息稱，台積電5nm的良率已經爬升到50%，預計最快明年第一季度量產，初期月產能5萬片，隨後將逐步增加到7~8萬片。 目前披露的首批5nm消費級產品包括蘋果A14、海思麒麟1000系列等，據說9月份已經流片驗證。 至於AMD，Zen 4架構處理器也是5nm，首發大概率會交給第四代EPYC霄龍處理器，代號「Genoa（熱那亞）」，最快2021年就登場。 按照台積電官方數據，相較於7nm（第一代DUV），基於Cortex A72核心的全新5nm芯片能夠提供1.8倍的邏輯密度、速度增快15%，或者功耗降低30%，同樣製程的SRAM也十分優異且面積縮減。 另外，得益於驍龍865的採用，台積電7nm DUV在明年春季這一傳統淡季也將繼續交出亮眼的成績單。 文章糾錯 作者：萬南來源：快科技

目前台積電的7nm生產線的訂單絡繹不絕，大家都在爭相使用，相信這會給台積電帶來一份相當不錯的財報，而台積電的下一個工藝節點5nm工藝進展也很順利，《中時電子報》報導說目前台積電5nm的良品率已經達到50%，超過了7nm初期，預計蘋果的A14、海思麒麟1000以及AMD的Zen 4架構處理器會成為台積電5nm的首批客戶。 台積電先前已經提到，5nm工藝製程已經研發完畢，進入風險試產階段，預計最快明年第一季度量產，良品率已經達到50%，投產初期每月能生產五萬片晶圓，後面會逐步增加到七萬片，未來不排除能上八萬片的產能。市場需求超乎預期，因應客戶對先進支持工藝的大量需求，台積電10月份宣布大幅調升資本支出140到150億美元，比年初的計劃增加了40億美元，其中25億用在5nm生產線上，另外15億用在7nm上用來增加產能。 據台積電表示，相比於初代7nm工藝，全新的5nm工藝電晶體密度能提升1.8倍，運算速度可提升15%，或者在同樣電晶體密度下功耗降低30%。現在蘋果A14和海思麒麟1000處理器已經流片成功，隨著工藝的成熟，5nm的良品率會不斷提高，最終明年7月份會進入大規模量產階段，明年蘋果的iPhone 12、華為Mate 40等旗艦手機會用上5nm的處理器。 而AMD的Zen 4架構處理器也會使用台積電5nm工藝，預計會在2021年推出。 ...

現在，高通新的驍龍865、驍龍765以及驍龍765G三款新處理器已經悉數亮相。除了產品本身數據的差別之外，驍龍865以及驍龍765/765G所使用的工藝也是不同的，驍龍865處理器使用的是台積電的N7P 7nm製程工藝，和蘋果的A13處理器一樣。而驍龍765以及驍龍765G兩款產品則是使用的三星7nm EUV工藝。 台積電N7P 7nm工藝於今年7月公布，是其7nm DUV製造工藝的性能增強版本，使用和N7相同的設計規則，但具有前端（FEOL）和中端（MOL）優化功能，可以在相同功率下將性能提高7％，或在相同時鍾下將功耗降低10％。在2019年日本VLSI研討會上透露的晶片合同製造商台積電客戶已經可以使用該工藝技術，但該公司似乎並未廣泛宣傳這種技術。 N7P使用成熟的深紫外（DUV）光刻技術，與N7相比，電晶體密度沒有任何提高。那些需要將電晶體密度提高約18％至20％的客戶，需要使用N7 +和N6工藝技術，這些技術使用幾層極紫外（EUV）光刻技術。 而關於驍龍865處理器本身，除了一系列技術升級之外，新的處理器搭配X55基帶，能夠支持最高7.5Gbps的下載峰值速率，支持5G毫米波以及sub-6GHz。而對於普通消費者來說，最明顯的改變之一應該是能夠像更新App一樣更新GPU驅動吧，或許，某天打著王者榮耀的時候，突然就來了個雞血驅動。 關於台積電7nm工藝點這里還能看到更多詳細的信息>>> ...

台積電，是全球第一大晶圓代工公司，最近幾年來台積電率先推出新一代製程工藝，風頭比以往的半導體大哥Intel還要勁，尤其是2018年率先量產7nm工藝以來，台積電成了香餑餑，蘋果、華為、AMD等公司都要搶着用最新工藝。 根據集邦科技拓璞產業研究院公布的最新數據，2019年Q1到Q3季度，台積電的營收達到了242.5億美元，雖然同比下滑了2.6%，但是依然是全球第一大晶圓代工廠，市場份額達到了50%，一家就超過了後面幾家，排名第二的三星晶圓代工營收只有93億美元。 台積電多年來在晶圓代工行業的成功已經不需多言，但有個小細節想必是很多人不知道的，那就是該公司的英文名字Taiwan Semiconductor Manufacturing Company的縮寫TSMC到底是應該大寫還是小寫？日常寫作習慣中，大家看到是大寫TSMC居多，但這是官方的本意嗎？ 這件事還真的一段背景的，據媒體報道，台積電元老級主管解釋了台積電英文名字大小寫的問題，創辦之初他們的主管是工程背景的，他比較迷信一個說法——工字不出頭就一輩子沒有出頭的機會，內部認為採用小寫的t才會有出頭機會，而大寫的T不會有出頭機會。 這個提議也受到了台積電創始人張忠謀的認可，最終台積電的英文名稱就是小寫的tsmc而非大寫的TSMC。 文章糾錯 作者：憲瑞來源：快科技