近日Alphawave宣布，推出ZeusCORE100 1-112Gbps NRZ / PAM4 串行/解串器，支持800G乙太網、OIF 112G-CEI、PCIe 6.0和CXL3.0在內的眾多標準，這也是其採用N3E製程的首個測試晶片。目前該晶片已通過所有必要的測試，稍後會在台積電的OIP論壇上展示。
Alphawave執行長Tony Pialis表示，很自豪成為首批使用台積電最先進3nm工藝技術的公司之一，雙方的合作夥伴關系將繼續帶來創新的高速連接技術，為最先進的數據中心提供動力。
如果將N3和N5製程做比較，前者預計會帶來10%到15%的性能提升（相同功耗和復雜程度），或者降低25%-30%的功耗（相同頻率和電晶體數量），同時會將邏輯密度提高約1.6倍。N3E是台積電（TSMC）第二代3nm工藝，相比N5製程，性能提升幅度大概為18%，或者降低34%的功耗，邏輯密度提高約1.7倍。相比N3，預計N3E會更廣泛地被採用，量產時間為2023年中旬或第三季度。
台積電從2022年到2025年，將陸續推出N3、N3E、N3P、N3X等製程，後續還會有優化後的N3S製程，可涵蓋智慧型手機、物聯網、車用晶片、HPC等不同平台的使用需求。台積電在N3製程節點仍使用FinFET（鰭式場效應電晶體），不過可以使用FINFLEX技術，擴展了工藝的性能、功率和密度范圍，允許晶片設計人員使用相同的設計工具集為同一晶片上的每個關鍵功能塊選擇最佳選項，進一步提升PPA（功率、性能、面積）。
來源：超能網
