來自的消息，該校周鵬團隊針對具有重大需求的3-5納米節點晶體管技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道晶體管（GAA，Gate All Around），實現了高驅動電流和低泄漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。
據悉，相關成果已經在第66屆IEDM國際電子器件大會上在線發表。
報道提到，工藝製程提升到5nm節點以下後，傳統晶體管微縮提升性能難以為繼，需要做重大革新。於是GAA晶體管乘勢而起，它可實現更好的柵控能力和漏電控制。
此番周鵬團隊設計並制備出超薄圍柵雙橋溝道晶體管，驅動電流與普通MoS2晶體管相比提升超過400%，室溫下可達到理想的亞閾值擺幅（60mV/dec），漏電流降低了兩個數量級。
據悉，GAA晶體管也被譯作「環繞柵極晶體管」，取代的是華人教授胡正明團隊研製的FinFET（鰭式場效應晶體管）。按照目前掌握的資料，三星打算從2022年投產的第一代3nm就引入GAA晶體管，台積電略保守，3nm仍是FinFET，2nm開始啟用GAA。
另外，中芯國際梁孟松日前也披露，該公司的5nm和3nm的最關鍵、也是最艱巨的8大項技術也已經有序展開， 只待EUV光刻機的到來，就可以進入全面開發階段。
雙橋溝道晶體管示意圖及其性能圖
來源：快科技
