HBM4設計或會有重大變化,記憶體堆棧將採用2048位接口

近年來,人工智慧(AI)、高性能計算(HPC)和PC一直在推動高性能DRAM產品的研發,市場對HBM類DRAM的需求也在迅速增長。SK海力士上個月宣布成功開發出面向AI的超高性能DRAM新產品HBM3E,並開始向客戶提供樣品進行性能驗證。隨後美光推出了業界首款帶寬超過1.2TB/s、引腳速度超過9.2GB/s、8層垂直堆疊的24GB容量HBM3 Gen2,相比目前出貨的HBM3解決方案提高了50%。

HBM(High Bandwidth Memory)屬於垂直連接多個DRAM的高帶寬存儲器,與DRAM相比顯著提升數據處理速度的高附加值、高性能產品,在正式進入市場不到10年的時間里就取得了長足的進步。據DigiTimes報導,下一代HBM4設計會有重大的變化,記憶體堆棧將採用2048位接口。

HBM4設計或會有重大變化,記憶體堆棧將採用2048位接口

自2015年以來,每個HBM堆棧採用的都是1024位接口,將位寬翻倍是HBM記憶體技術推出後最大的變化。暫時還不清楚HBM4的引腳速度是否還能保持在9GB/s的水平,如果能做到相同的速度,意味著帶寬將從現在HBM3E的1.15TB/s提升至2.3TB/s,提升會相當明顯。

目前像英偉達H100計算卡,使用了六顆HBM3/HBM3E晶片,每個對應的接口為1024位,也就是共6144位。如果單個HBM晶片的接口位寬增加,不知道廠商是否會在產品上繼續使用相同數量的HBM晶片,或者選擇適當地降低數量削減成本。

不少人擔心位寬翻倍後導致產能下降,畢竟存儲器需要數千個通矽孔(TSV)去做堆疊。不過相關報告稱,三星和SK海力士現在都很有信心,認為HBM4能保持原有的產量。

來源:超能網